1.1 引脚说明
数字电路的电源。
地。
端口B为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口B保持为高阻态。
通过对系统时钟选择位的设定，PB6可作为反向振荡放大器与内部时钟操作电路的输入。
通过对系统时钟选择位的设定， PB7 可作为反向振荡放大器的输出。
系统使用内部RC 振荡器时，通过设置ASSR 寄存器的 AS2 位，可以将PB7..6 作为异步定时器/ 计数器2 的输入口TOSC2..1 使用。
端口B 也可以用做其他不同的特殊功能。
端口C 为7 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口C 保持为高阻态。
RSTDISBL位被编程时，可将PC6作为一个I/O口使用。因此，PC6引脚与端口C其他引脚的电特性是有区别的。
RSTDISBL位未编程时， PC6将作为复位输入引脚Reset。此时，即使系统时钟没有运行，该引脚上出现的持续时间超过最小脉冲宽度的低电平将产生复位信号。最小脉冲宽度在表格中给出。持续时间不到最小脉冲宽度的低电平不会产生复位信号。端口C 也可以用做其他不同的特殊功能，请参见“ 端口C 的第二功能” 。
端口D 为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口D 呈现为三态。
端口D 也可以用做其他不同的特殊功能，请参见 “ 端口D 的第二功能” 。
AVCC AVCC为A/D转换器的电源。当引脚 PC3..0与 PC7..6用于ADC时，AVCC应通过一个低通滤波器与VCC 连接。不使用 ADC 时该引脚应直接与VCC 连接。PC6..4 的电源则是由VCC提供的。
AREF AREF 为ADC 的模拟基准输入引脚。
ADC7..6 (TQFP 与MLF 封装) TQFP 与MLF 封装芯片的 ADC7..6 引脚为两个10 位A/D 转换器的输入口，它们的电压由AVCC 提供。
AREF 为ADC 的模拟基准输入引脚。
TQFP 与MLF 封装芯片的 ADC7..6 引脚为两个10 位A/D 转换器的输入口，它们的电压由AVCC 提供。
2.综述
ATmega48/88/168是基于AVR增强型RISC结构的低功耗8位CMOS微控制器。由于其先进的指令集以及单时钟周期指令执行时间， ATmega48/88/168 的数据吞吐率高达 1 MIPS/MHz，从而可以缓减系统在功耗和处理速度之间的矛盾。
2.1 方框图
图2-1 结构框图
<< 上一页 [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] ... 下一页 >>