基于现场总线的温度测控系统设计 第8页
从设备的通信接口。总线控制器要实现以下功能：
•总线上信号驱动和接收：为实现基金会现场总线的标准，从电气上，对通信接口线路的要求可以归结为三点：其一是发送时要有足够的驱动能力，保证接收端的信号强度；其二是接收时应能正确接收信号，并具有一定的抗噪声能力；其三是能适应不同供电方式，支持电源线上信号载波。
•传输数据的串、并转换：现场总线采用的是串行数据通信方式，而CPU采用的是并行数据，通信控制器作为CPU与总线的接口，很重要的工作就是对所传输数据进行的串、并转换工作。
串行数据的编码和解码，基金会现场总线采用的是两线制同步数据通信方式。采用同步通信方式时，发/收方必须采用频率和相位相同的时钟，通信方可进行，因此发信方需要在发送数据的同时将自己的时钟也一同发往接收方。同步通信有四线制和两线制两种，四线制采用一对线传输数据信息，另一对线传输时钟信息。为节省电缆，本设计采用两线制则使用同一对线同时传输数据和时钟信息。为此，发送方必须采用适当的数据编码的方式，将时钟信息隐藏在数据中发送出去，接收方将接收到的信号解码，还原出时钟信号。基金会现场总线采用的是曼切斯特编码和解码技术。其最大特点是每个数据在发送时钟的中部都必然发生一次变化，因此接收方在每个时钟周期内总能得到一次时钟信息。也就是说传输的数据流中包含了充分的时钟信息。采用曼切斯特编码的另一个重要优点在于，对任意的数据流，传输数据的正负脉冲总是对称的，便于在MAU电路中采用变压器隔离。
•信息帧的打包和解包：总线的信息是采用分层打包方式进行包装的，总线通信控制器在收到来自数据链路层的数据包后，还要加上网上传输所必需的附加码才能用于传输。在每一帧的起始部分，发送方都要发送一到几个字节的前导码，设置前导码的目的是使接收方跟发送方进行时钟同步。由于采用的是两线制同步数据传输，接收方和发送方一般是采用各的时钟来进行接收和发送，而双方时钟在频率和相位上是不可能完全一致的，基金会现场总规定，各站的时钟频率误差应在士0.2%以内。收方为了能从接收信号中解码出和发送时钟基本同步的时钟，一般接收线路中都采用锁相环技术，锁相环线路采用内部16倍于数据速率的时钟来驱动，产生和发送用于时钟同步的时钟信号，用于数据接收。锁相环根据接收数据中跳变沿出现的时间，逐步调整自己的计数值，以使自己产生的时钟和发送方基本同步。发送方在每帧前都发送前导码，就是为训练接收方的锁相环线路，目的是在双方通信正式数据之前，使接收方有足够的调整时钟相位的时间，以便能与发送方时钟同相。前导码是一组“1”和“0”相互交替的序列，当总线上使用了一个或几个中继器时，需要多个字节的前导码，使发方、中继器和收方的时钟顺序逐级同步。
1 FB3050特点
FB3050是SMAR公司推出的第三代基金会现场总线通信控制芯片，用作总线主、从设备的通信接口。芯片设计时考虑了和各种流行的微处理器接口问题。FB3050内部有信号极性识别和矫正电路，因此允许总线网络的两根线无极性任意连接。其数据总线宽度为8位，地址可采用复用方式。
FB3050通信控制器内部包含两个DMA（Direct Memory Access，存储器直接存取方式）电路，可不需要CPU参与直接访问存储器。从而可直接将存储器中数据发送出去，或直接将数据帧接收到存储器中。DMA控制下的数据接收和发送是在不中断CPU的正常程序执行的情况下进行的，对可能出现的CPU和DMA两者争用存储器总线的情况，DMA用PO_READY信号使CPU进入等待状态，直到DMA完成。
为了使网络通信系统可靠，FB3050内部设置了禁止“闲谈”的功能，保证本节点不会无限制地占用网络，从而保证了网络的可靠性。即通过一个定时器，当某个节点在非正常情况下，比如软件死锁，为防止其长期占用网络的发送权，使整个网络通信瘫痪，在通信控制器内设置一个定时器，从本节点占有发送权开始计时，当超过规定时间仍然不交出发送权的话定时器将强制剥夺本节点的发送权。
为实现以DMA方式运行FB3050，减小主CPU开销，外挂32K SRAM作为与主CPU的共享存储器。在存储器中保留连续两个4K空间，分别作为DMA读写缓冲区。并在内部设计了数据链路层地址及帧的自动识别处理器，提供了一套自动识别帧控制字和帧目的地址的逻辑机制，加上DMA电路。FB3050在很少CPU干预的情况下就能从网上正确接收属于本节点的信息帧。
FB3050内部还提供了三个定时器，供数据链路层编程使用，它们分别是字节传输时间定时器、1 /32ms定时器和lms定时器。所有三个定时器都用做自由运行和暂停时间和相关的中断，当一个定时器用做自由运行时，中断将被溢出，当他做时间溢出时，值被写到响应的比较寄存器，定时器的值也相应的增加，当计数值达到相应比较器的值时，中断将产生。
FB3050有地址识别功能，有了此功能，它能够侦察出接受进来信息的地址并能够辨别当前状态是否需要用此信息，所有的侦察功能独自FB3050完成，不会有CPU的干涉，地址识别机制依赖于信息的模式。
2 FB3050常用引脚介绍见表4-5：
表4-5 FB3050常用引脚
Pin 引脚 Function 功能 Remark 描述
PO_MADDR[15：0] 16位存储地址线 仅能在低32Bytes中使用
PO_MDATA[7：0] 双线存储数据线
PO_MRAM_I 用做RAM芯片引脚的选择
PI_ADDR[15：0] 微控制器FB3050控制器的控制地址线 复合地址线时用0：7脚
PB_CDATA[7：0] 微控制器FB3050控制器的控制数据线
PI_CSMEM 允许存储器低32BYTES地址线通过FB3050的信号
PI_MOE 允许存储器输出数据的信号
PI_CS 当存储器地址是复合数据线时的控制制器的探针信号 当不是复合地址模式时，
此脚接电源VCC
RD/ 微控制器的读控制信号
WR/ 微控制器的写控制信号
PO_READY 微控制器控制输出准备信号
PO_TACT 此信号允许外部驱动依靠此设备接口
PO_PHDPU 当空闲时传送数据信号
3 FB3050与CPU 电路的连接
(1) CPU选择及相应功能
本次选择的CPU是PHILIPS公司的新产品P89V51RD2单片机，主要完成通讯功能。
P89V51RD2是一款8位80C51单片机的派生产品。它在完全保留80C51指令系统和硬件结构的大框架外，作了很多的加强和扩展。其将原有的对外部数据和程序存储器的16位寻址机制加以应用，把片上的RAM扩展到1024字节，片上Flash EPROM扩展到64kB，满足本系统中用C语言编程对片上大存储器容量的需要。 P89V5IRD2的典型特性是它的X2方式选项。利用该特性，设计者可使应用程序以传统的80C51时钟频率(每个机器周期包含12个时钟)或X2方式(每个机器周期包含6个时钟)的时钟频率运行，选择X2方式可在相同时钟频率下获得2倍的速度。这样可将时钟频率减半并保持特性不变，这种方式运行可以降低EMI。
采用Flash程序存储器，可支持并行和串行 ISP(In System Program， 在系统编程)，ISP允许CPU不离开系统，在软件控制下对成品中的器件进行重复编程，使调试变得方便。P89V51RD2也可采用在运行中编程，允许随时对Flash程序存储器重新配置，即使应用程序正在运行时也不例外。这很适合系统中的不停机修改。
UART（通用异步/接受发送器）：在系统中要利用P89V51RD2的UART通讯功能。P89V51RD2除可工作在所有的标准模式之外，还包含一些标准80C51 UART的增强特性，如帧错误检测和自动地址识别。
接收时当检测到Rxd端电平负跳变时启动，CPU对Rxd不断采样，采样速率为波特率的16倍。当检测到负跳变时，16分频计数器立即复位来将其翻转值按接收到的位时间为边界进行分配。16个计数状态把每个位时间分成16份，在每P个位时间的第7、 8、 9计数状态时，位检测器对Rxd端的值进行采样。取值为三个采样值中取多数(至少2个)作为读入值，这样做是为了抑制噪声。如果在第一个位时间所接收的位不为0，接收电路复位并等待另一个负跳变的到来。这样可以防止错误的起始位。如果起始位被证明是有效的，则被移入输入移位寄存器，并开始接收这一帧剩余的位。
仅当产生的最后一位移位脉冲满足下列条件：RI=0， SM2=0，或接收到的停止位为11停止位就进入RB8，而8位数据则进入SBUF(串行口缓冲寄存器)，并且RI置位。如这几个条件中的任何一个不满足，所接收到的数据帧都会丢失
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] ... 下一页 >>
基于现场总线的温度测控系统设计 第8页下载如图片无法显示或论文不完整，请联系qq752018766
