基于ARM的大屏幕LED显示系统的设计 第9页
本系统中我们使用的Flash存储器为HY29LV160，HY29LV160的工作电压为
2.7V一3.6V，单片存储容量为2M字节，采用48脚TSOP封装，如图4一8所示。
巧位数据宽度，可以以8位(字节模式)或16位(字模式)数据宽度的方式
工作。图4一8HY29LV160引脚分布(TSOP48封装)
HY29Lv160仅需单3V电压即可完成在系统的编程与擦除操作，通过对其内
部的命令寄存器写入标准的命令序列，可对Flash进行编程(烧写)、整片擦
除、按扇区擦除以及其他操作。
HY29LV16O的引脚功能描述如下所示:
VCC，VSS:3.3V电源，接地。
RESET井:硬件复位，低电平有效。
RY/BY#:就绪/忙状态显示，用于指示写或擦除操作是否完成。
C印:片选信号，低电平有效。
OE#:输出使能，低电平有效，在读操作时有效，写操作时无效。
硕士学位论文
wE#:写使能，低电平有效。
BYTE#:模式选择，低电平选择字节模式，高电平选择字模式。
A「19:。〕:地址总线，在字节模式下，DQ仁巧」用作21位字节地址的最低位。
OQ「15:0口:数据总线，在读写操作时提供8位或16位的数据宽度。
图4一9为选用一片Flash存储器芯片HY29LV16O构建16位的Flash存储器
系统，其存储容量为ZMB。Flash存储器在系统中通常用于存放程序代码，系
统上电复位后从此获取指令并开始执行。因此，应将存有程序代码的Flash存
储器配置到ROM/SR八州/FLASHBankO。
图4一953C4510B的一片Ffash扩展电路图
S3C451OB与HY29LV16O的接口线:
数据线:S3C451OB的低十优位数据总线〔XDATA15一XDATAO」与HY29LV16O的
〔DQ15一DQO]相连。
地址线:S3C451OB的[ADDR19一ADDRO」与HY29LV160的[A19一AO〕相连。S3C451OB
的nRCS(O)接至HY29LV16O的片选端CE#。
控制线:HY29LV16O的RESET材接系统复位信号;BYTE#上拉，使HY29LV16O工
作在字模式;RY/BY#指示HY29LV160编程或擦除操作的工作状态，但
其工作状态也可通过查询片内的相关寄存器来判断，因此可将该引脚
悬空;读写线OE#、WE#分别与S3C451OB的nOE、nWBE(0)相连。
还应注意的一点是，此时应将S3C451OB的BOSIZE〔1:O」置为‘10’，选择
尺枷/SRAM/FLASHBankO为16位数据总线宽度工作方式。
硕士学位论文
4.4SORAM接口电路
SDRAM不具有掉电保持数据的特性，但其存取速度大大高于Flash存储器，
且具有读/写的属性，因此，SDRAM在系统中主要用作程序的运行空间，数据及
堆栈区。当系统启动时，CPU首先从复位地址Oxo处读取启动代码，在完成系
统的初始化后，所有的代码及数据都首先从Flash中拷贝到SDRAM，然后再跳
转到SD以M中运行，采用这种方式，可大大提高系统的运行效率，同时，系统
及用户堆栈、运行数据也都放在SDR枷中。
SDRAM具有单位空间存储容量大和价格便宜的优点，已广泛应用在各种嵌
入式系统中。为避免数据丢失，SDRAM的存储单元必须定时刷新(充电)[42一‘司。
因此，要在系统中使用sDRAM，就要求微处理器具有刷新控制逻辑，或在系统
中另外加入刷新控制逻辑电路。53C4510B及其他一些ARM芯片在片内具有独立
的SDRAM刷新控制逻辑，可方便的与SDRAM接口。目前常用的SDRAM为8位/16
位的数据宽度，工作电压一般为3.3V。
本系统中使用的SDRAM为HY57V641620，单片存储容量为4组x16M位(8M
字节)，工作电压为3.3V，常见封装为54脚TSOP，16位数据宽度。
HY57V641620的引脚功能描述如下所示:
C以:芯片时钟输入，CKE:片内时钟信号控制。
/CS:片选，禁止或使能除CLK、CKE、DQM外的所有输入信号。
BAO，BAI:用于片内4个组的选择。
/RAS，/CAS，/WE:分别为行地址锁存，列地址锁存，写使能。
LDQM，UDQM:数据工/0屏蔽，在读模式下控制输出缓冲，在写模式下屏蔽输
入数据。
DQ15一DQO:数据总线，All一AO:地址总线。
VDD/VSS:内部电路及输入缓冲电源/地;VDDQ/VSSQ:输出缓冲电源/地，NC:
未接。
图4一10为S3C451OB与HY57V641620的接口电路图。HY57V641620为16位
数据宽度，单片容量为SMB，本系统选用两片HY57V641620并联构建32位的
SDRAM存储器系统。
硕士学位论文图4一1053C4510B两片SDRAM扩展电路图
从图4一10可看出两片HY57V641620并联构建32位的SDRAM存储器系统，
其中一片为数据总线的高16位，另一片为数据总线的低16位，可将两片
HY57V641620作为一个整体配置到DRAM/SDR胡Banko一DR}洲/SDRAMBank3的任
一位置，一般配置到DRAM/SDRAMBankO，即
将S3C451OB的nSDCS<O>(Pin89)接至两片HY57V641620的/CS端。
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] ... 下一页 >>
基于ARM的大屏幕LED显示系统的设计 第9页下载如图片无法显示或论文不完整，请联系qq752018766
