嵌入式的LED点阵显示屏的研究与实现 第6页
3)2个GDMA通道
4)2个32位定时器
5)18个可编程的1/0口。
53C4510B片内的逻辑控制电路包括:
)l中断控制器
2)DRANFsDRAM控制器
3)Ro叨sRAM和FLAsH控制器
4)系统管理器
5)一个内部32位系统总线仲裁器
6)一个外部存储器控制器。
S3C4510B的特性描述如下:
1.体系结构
53C4510B是全16/犯的RISC架构;支持大、小端模式。其中内部架构为
端模式，而外部存储器可为大、小端模式;拥有用于嵌入式以太网应用的集
系统;内含效率高、功能强的ARM7TDMI处理器核;支持JIAG接口和边
扫描接口。
2.系统管理器
53C4510B拥有4字的写缓冲，一体化的指令/数据Cache，带总线请求/
答引脚的外部总线控制器，高性价比的从存储器到外围的DMA接口;支持
M/SRAM、FLASH、DRAM，外部1/0以8/16/32位的方式操作;支持EDO/
规或SDRAM存储器，可编程的访问周期(可设定0一7个等待周期)。
3.一体化的SKCache
S3C4510B中，Cache可配置为内部SRAM，支持LRC(近期最少使用)
换算法。
4.IIC接口
llC接口的串行时钟由波特率发生器生成，仅支持主控模式。
5.Ethenret控制器
Ehtemet控制器由DMA发送/接收缓冲区(256字节发送，256字节接收)，
AC发送/接收FIFO缓冲区(80字节发送，16字节接收)，带碎发模式的DMA
擎，片内cAM(可达21个目的地址)，Mll和7线制1oMbPs接口构成。支
数据对准逻辑，端模式变换，带暂停特性的全双工模式，长/短包模式，站
理信号生成，包拆装PDA生成。拥有100M/lOMbPs的工作速率，与EIEE802.3
准完全兼容。
武汉理工大学硕士学位论文
6·HDLC似igh一LveelDataLinkContor)l高层数据链路协议
HDLC协议特征:标志检测与同步;零插入与删除;空闲检测和发送;FCS
生成和检测(16位);终止检测与发送。S3C4510B有用于时钟恢复的数字PLL
模块和波特率生成器，8字的发送和接收FIFO，Mdoem接口。支持地址搜索
模式(可扩展到四字节)，可选择的CRC模式或非CRC模式，回环与自动回
波模式;发送和接收支持NRZ加RZIF/树曼切斯特数据格式，可选的1字或4
字数据传送方式，数据对准逻辑，可编程中断，基于8位位组的HDLC帧长
度。s3C4510B拥有高达10Mbps的工作速率，每个HDLC有2通道DMA缓
冲描述符用于发送和接收。
7.DMA控制器
用于存储器到存储器、存储器到UAI，R、UATR到存储器数据传送的2通
道通用DMA控制器，不受CPU干预，可由程序或外部DMA请求启动，可增
减源地址或目的地址，可选择8位、16位或犯位数据传输，有4种数据碎发
模式。
8.UAR)r
拥有2个可工作于DMA方式或中断方式的UART模块，支持5、6、7、
8位的串行数据发送和接收，波特率可编程，有1位或2位停止位，可进行奇
/偶校验、覆盖和帧错误检测，对间隔信号的生成与检测，是x6l时钟模式，
支持红外发送和接收。
9.定时器
有2个可编程32位定时器，以间隔模式或触发模式工作。
10.可编程UO口
有18个可编程1/0口，可分别配置为输入模式、输出模式或特殊功能模
式。
11.中断控制器
有21个中断源，包括4个外部中断源。有正常中断或快速中断模式(RIQ、
FIQ)两种中断模式。中断处理是基于优先级的。
12.PLL
外部时钟可由片内PLL倍频以提高系统时钟，输入频率范围:10一40MHz，
输出频率可以是输入时钟的5倍。
3.2.153C4510B内核
S3C451OB的CPU内核是由ARM公司设计的通用32位ARM7TDMI微
武汉理工大学硕士学位论文
理器核，图3一10为ARM7TDMI核的结构框图。整个内核架构基于RISC
(ReudeedInstructionSetComPuetr)规则。
ARM7TDMI处理器区别于其它ARM7处理器的一个重要特征是其独有的
之为Thumb的架构策略。由于Thumb指令的宽度只为ARM指令的一半，
此能获得非常高的代码密度。当Thumb指令被执行时，其16位的操作码被
理器解码为等效的咒位标准ARM指令，然后ARM处理器核就如同执行
2位的标准A又M指令一样执行16位的Thumb指令。也即是Thumb架构为
6位的系统提供了一条获得32位性能的途径。图3一10ARM7TDMI核的结构框图
ARM7TDMI内核既能执行32位的ARM指令集，又能执行16位的Thumb
令集，因此允许用户以子程序段为单位，在同一个地址空间使用Thmub指
集和ARM指令集混合编程，采用这种方式，用户可以在代码大小和系统性
上进行权衡，从而为特定的应用系统找到一个最佳的编程解决方案。在同一
处理模式下，每一条16位的Thumb指令都有对应的32位ARM指令。
如前所述，ARM7TDMI内核支持两种工作状态，并总是处于其中一种工
状态。工作状态可通过软件或异常处理进行切换:
1)ARM状态:此时执行犯位字对齐的AR五江指令;
2)Thumb状态:此时执行16位半字对齐的Thumb指令。
ARM7TDMI内核支持7种操作模式:
)l用户模式:正常的程序执行状态;
2)FIQ(FastlnierruptReuqest)模式:用于支持特殊的数据传送与通道
理;
3)皿Q(nIten’UptReQue)st模式:用于通用的中断处理;
4)管理模式:一种用于操作系统的保护模式;
5)中止模式:当数据或指令预取中止时进入该模式;
武汉理工大学硕士学位论文
6)系统模式:一种用于操作系统的特权用户模式;
7)未定义模式:当执行了未定义指令时进入该模式。
可用软件控制操作模式的切换，同时外部的中断和异常处理也会导致操作
模式的切换。绝大多数的用户应用程序运行在用户模式。当系统响应中断或异
常、或访问受保护的系统资源时，处理器会进入特权模式(除用户模式以外的
所有模式)。
3.2.253C4510B的系统管理器
53C451B0微处理器的系统管理器(SystemMnagaer)在整个系统工作中
起至关重要作用，相对于8位或16位微处理器而言，S3C4510B系统管理器的
工作原理是比较复杂的。53C4510B微处理器的系统管理器具有以下功能:
)l基于固定的优先级，仲裁来自几个主功能模块的系统总线访问请求。
2)为访问外部存储器提供必需的存储器控制信号。例如DMA控制器或
CPU要访问DRAM组的某地址，则系统管理器的DRAM控制器就会产生必需
的nomralE/00或SDRAM访问信号。可由sYSCFG[31]设定访问nomral尼DO
或SDRAM的信号。
3)为S3C451OB和RO树SRAM，以及外部1/0组之间的总线通信提供必
需的信号。
4)为外部存储器的数据总线和内部数据总线之间的数据流协调总线宽度
的差别。
5)对外部存储器和FO设备，3sC4510B同时支持小端模式和大端模式的
访问方式。
通过产生外部总线请求信号，外设可访问3sC451OB的外部总线。另外，
53C4510B可通过插入等待周期(场钱IT信号)访问低速外设。场伙IT信号由外
设产生，可延长CPU的存储器访问周期。
系统管理器使用一组专用的特殊功能寄存器(SysetmMnagaerRgestier)s来
控制外部存储器的读/写操作，通过对该组特殊功能寄存器编程，可以设定存
储器的类型、外部数据总线宽度及访问周期、定时的控制信号(例如RAS和
CAS)、存储器组的定位、存储器组的大小。
在标准系统配置中访问外设必需的控制信号、地址信号和数据信号，系统
管理器通过设置特殊功能寄存器的值来控制其产生和处理。特殊功能寄存器也
被用于控制对ROM/SRAM/Flash组的访问，同时还能控制对多达四个DRAM
组和四个外部FO组以及一个特殊功能寄存器映射区域的访问。
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] ... 下一页 >>
嵌入式的LED点阵显示屏的研究与实现 第6页下载如图片无法显示或论文不完整，请联系qq752018766
