嵌入式LED显示屏控制系统应用研究 第6页
14
AT91C_SDRC_NB_4_BANKS|AT91C_SDRC_CAS_2|(2<<7)|(8<<11)|(3<<15)|(3<<19)|
(5<<23)|(5<<27);
//给SDRAM器件送出所有组预充电命令
AT91C_BASE_SDRC->SDRC_MR=AT91C_SDRC_MODE_PRCGALL_CMD;
*pSDRAM=0;
//提供8个Auto-refresh(CBR)周期
AT91C_BASE_SDRC->SDRC_MR=AT91C_SDRC_MODE_RFSH_CMD;
for(i=0;i<8;i++)
*pSDRAM=0;
//1个模式寄存器设置(MRS)周期
//SDRAM的模式寄存器=0x80>>2,表示CAS=2,Sequential,Burst Length=1
AT91C_BASE_SDRC->SDRC_MR=AT91C_SDRC_MODE_LMR_CMD;
*(pSDRAM+0x80)=0;
//写更新速率
AT91C_BASE_SDRC->SDRC_TR=(AT91C_SDRC_COUNT&0x2e0);
*pSDRAM=0;
//tMRD后3个时钟周期执行一次正常模式命令
AT91C_BASE_SDRC->SDRC_MR=AT91C_SDRC_MODE_NORMAL_CMD;
*pSDRAM=0;
图3.8 NAND Flash（左）与NOR Flash（右）接口电路
除了SDRAM存储器，程序还必须固化在本系统中。Flash闪存有两种，一种是NAND Flash，
特点是价格便宜，但访问时序复杂，属于块设备，而且除第一Block外，不能保证其余Block的
靠性，所以一般由操作系统通过文件系统文护；另外一种是NOR Flash，价格高且容量有限，可
机访问，时序简单，可靠性高。图3.8为NAND Flash与NOR Flash接口电路。
NAND Flash采用韩国三星公司的K9F5608，容量32M字节（并包含1M备用字节空间），具有
速的读写擦除和编程特性（编程时间200us，块擦除时间2ms，随机访问最大10us，顺序访问最
50ns），具有十万次的编程/擦除性能。下面是引脚的功能说明：第三章系统硬件设计
15
I/O0-I/O7为命令/地址/数据复用引脚。
CLE、ALE分别为命令锁存使能、地址锁存使能。
CE、WE、RE分别为芯片使能、写使能、读使能。
WP为写保护。
GND为使能访问备用区间功能引脚。
R/B为芯片就绪/忙指示引脚。
图3.9 K9F5608的阵列组织
K9F5608的内部阵列组织如图3.9所示。整个芯片包含2048块，每个块包含32页，每页包含
28字节（512字节正常访问空间+16字节备用空间），所以整个容量为528字节*32页*2048块=264M
，也就是32M+1M字节。
图3.10创建/更新无效块表流程图
由于NAND Flash出厂时也不能保证每个块都是可靠的，所以在实际使用前做初始化辨别无效
是十分有必要的。图3.10即为创建/更新无效块表的流程图。本系统采用的K9F5608经检查没有
块，100%可用。
在设计时，由于NAND Flash接口全部兼容，所以即使采用容量为1G或8M字节的NAND Flash
可以在不修改电路的情况下直接使用，这得益于复用的I/O端口。
NAND Flash中主要存放Linux内核。
NOR Flash比较简单，为考虑成本与采购，这里采用容量2M字节的SST39VF1601，同时为电东南大学硕士学位论文
16
设计上兼容4M字节的SST39VF3201。因为数据总线接口是16位，所以SST39VF1601的A0对
于AT91RM9200的A1脚，以此类推。
NOR Flash中主要固化的是Bootloader引导程序和一些简单的用户程序，如果系统不基于Linux
作系统，可将uC/OS-II固化于其中。
系统使用16位外部引导模式（复位时BMS=0），即从NCS0为片选的16位外部存储器执行程
，该NCS0所指向的地址空间为0x10000000-0x101fffff，重映射前，地址0x00000000-0x000fffff
1M字节内部存储空间又被映射为NCS0所对应的空间。
由于系统上电时采用32768Hz的慢时钟工作，所以在把主机时钟切换到180MHz主时钟之前，
须设置好EBI的存储器参数，以防止引导时因总线接口时序不匹配导致程序跑飞。
第一步，配置NCS0静态存储器参数：
AT91C_BASE_EBI->EBI_CSA|=AT91C_EBI_CS0A_SMC;//NSC0=SMC
AT91C_BASE_EBI->EBI_CFGR=(AT91C_EBI_DBPUC&0x00)|(AT91C_EBI_EBSEN&0x00);
AT91C_BASE_SMC2->SMC2_CSR[0]=(AT91C_SMC2_NWS&0x4)|
AT91C_SMC2_WSEN|
(AT91C_SMC2_TDF&0x200)|
AT91C_SMC2_BAT|
AT91C_SMC2_DBW_16;//定义接口时序
第二步，切换主机时钟为主时钟。
3.4调试串口与JTAG接口电路
图3.11调试串口（DBGU）电路
图3.11为调试串口（DBGU）电路。AT91RM9200的DBGU为两引脚UART，实现特性同标准
SART串口100%兼容，保留DBGU但省略USART的目的是为了方便调试，因为调试信息可以通
该串口输出，将字符打印出来，在PC的虚拟终端上显示。
传统上3.3V的RS-232电平转换器件以MAX3232使用居多，但是价格昂贵，SPIEX公司的第三章系统硬件设计
17
P3223E价格仅为其三分之一，关闭电流小于1uA，增强型ESD保护，其独特的AUTO-ONLINE
性可以在关断模式下自动唤醒。满载时SP3223E可以保证235kbps的数据传输速率。
由于SP3223具有两对接收/发送的能力，本系统仅使用一对，另外一对空闲的接收/发送引脚必
加以处理。TTL/CMOS输入的T1IN引脚接地，T1OUT浮空。由于RS-232输入的R1IN内带5K
拉电阻，所以R1IN和R1OUT全部浮空。因为不使用SHUTDOWN功能，所以该脚连接至3.3V
源。
采用公DB9连接器和交叉串口线连接，要注意RS-232接口的输入和输出方向。
图3.12为AT91RM9200和MULTI-ICE仿真器的标准JTAG接口电路。JTAG全称是标准测试访
接口与边界扫描结构（Standard TestAccess Portand Boundary ScanArchitecture），是1985年制定的
测PCB和IC芯片的一个标准，1990年被修改后成为IEEE1149.1-1990。通过这个标准，可对具有
TAG接口芯片的硬件电路进行边界扫描和故障检测。JTAG标准的目的是用TCK（测试时钟输入）、
DI（测试数据输入）、TDO（测试数据输出）和TMS（测试模式选择）四个信号来测试芯片的内部
态；NTRST为测试复位，输入引脚，低电平有效。由于像AT91RM9200这类复杂芯片引脚太多，
时就可以在计算机软件的支持下通过JTAG接口，对芯片进行测量，程序下载和调式。
电路上TDI、TMS、TCK、NTRST都需要上拉，由于没有使用到RTCK信号，所以RTCK接地。
CK最大时钟10MHz，所以用MULTI-ICE仿真器调试十分方便。NRST和NTRST之间存在一个跳
，NRST是系统复位，在调试时可以断开跳线，使芯片和调试接口分别复位；在调试完毕后发布
品时短接NRST和NTRST，这样通过CAT811复位时将使两者同时复位。
图3.12标准JTAG接口电路
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] ... 下一页 >>
嵌入式LED显示屏控制系统应用研究 第6页下载如图片无法显示或论文不完整，请联系qq752018766
