端口引脚 第二功能
P1.5 MOSI（用于ISP犏程）
P1.6 MISO（用于ISP犏程）
P1.7 SCK （用于ISP犏程）
表2-1 P1口功能脚说明
•P2 口：P2 是一个带有内部上拉电阻的8 位双向I／O 口，P2 的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电（IIL）。
在访问外部程序存储器或16位地址的外部数据存储器（例如执MOVX@DPTR指令）时，P2口送出高8位地址数据。在访问8 位地址的外部数据存储器（如执行MOV X @Ri 指令）时，P2 口线上的内容（也即特殊功能寄存器（SFR）区中P2寄存器的内容），在整个访问期间不改变。
•RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。WDT 溢出将使该引脚输出高电平，设置SFR AUXR的DISRT0 位（地址8EH）可打开或关闭该功能。DISRT0位缺省为RESET输出高电平打开状态。
•ALE／PROG：当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。即使不访问外部存储器，ALE 仍以时钟振荡频率的1／6 输出固定的正脉冲信号，因此它可对外输出时钟或用于定时目的. 要注意的是：每当访问外部数据存储器时将跳过一个ALE脉冲。
如有必要，可通过对特殊功能寄存器（SFR）区中的8EH 单元的D0 位置位，可禁止ALE 操作。该位置位后，只有一条M0VX和M0VC指令ALE才会被激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE无效。
•PSEN：程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89S51 由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲。当访问外部数据存储器，没有两次有效的PSEN信号。
•EA／VPP：外部访问允许。欲使CPU仅访问外部程序存储器（地址为0000H－FFFFH），EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。
如EA端为高电平（接Vcc端），CPU则执行内部程序存储器中的指令。
F1ash存储器编程时，该引脚加上+12V的编程电压Vpp。
•XTALl：振荡器反相放大器及内部时钟发生器的输入端。
•XTAL2：振荡器反相放大器的输出端。
优、AT89S51各模块介绍
1、动态数码显示模块
该设计中采用8位的动态数码显示，控制数码显示的数据由两部分组成，一部分为笔段亮灭控制的信号输入由“A B C D E F G H”端口输入，而控制位显示的控制信号由“S1 S2 S3 S4 S5 S6 S7 S8”端口输入，同时该动态数码显示采用共阴数码管；具体的电路原理图如图2-3所示：
图2-3 动态数码显示电路原理图
第三章 硬件电路设计
一、结构框图，如图3-1
图3-1
二、主要器件
（1）单片机选用Atmel公司的芯片AT89S51，它接收键盘输入并作出判断，控制6位7段数码管和LED指示灯的显示。AT89S51完全可以满足本设计的功能需求。
（2）4*4行列式键盘。用户通过键盘输入6位新密码及确认、取消功能键。
（3）7段数码管。共6位数码管，对应于6位密码。
（4）LED指示灯。红、绿两个LED指示灯，红灯表示输入密码错误告警，绿灯表示输入密码正确，锁打开。
（5）CMOS优反相驱动器CD4069UB。CD4069UB对单片机的P2.0-P2.5进行反相操作以提供正确的数码管位选择信号,它可以提供足够的驱动电流。
三、电路原理图及说明
1、电子密码锁单片机及键盘电路原理图
系统的电路原理图分为3部分：一是单片机及键盘电路原理图（如图3-2）；二是驱动及指示灯电路原理图（如图3-3）；三是6位7段数码管显示电路原理图（如图3-4）。
U1为单片机芯片AT89S51，它是整个电路的核心部件联系着输入和输出。
P1口用于键盘操作，P1.0-P1.3与行列线相连,R2-R5为行线的上拉电阻,P1.4-P1.7与列线相连。
P0口用做7段数码管的字段选择信号,控制数码管的字段LED发光,RP1220欧姆的上拉排阻。
P2口的P2.0-P2.5用于产生6位数码管的的位选信号,控制应该显示的7段数码管发光，位选择信号C1-C6需由P2.0-P2.5经过6反相器CD4069UB反相驱动。
P3.0、P3.1作普通I/O口使用,前者控制绿色发光二极管,指示密码输入正确状态,后者控制红色发光二极管,指示密码输入错误状态。
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] 下一页