毕业论文论文范文课程设计实践报告法律论文英语论文教学论文医学论文农学论文艺术论文行政论文管理论文计算机安全
您现在的位置: 毕业论文 >> 论文 >> 正文

电子密码锁原理及设计 第2页

更新时间:2010-2-1:  来源:毕业论文
电子密码锁原理及设计 第2页
第二章   AT89C51单片机芯片介绍
AT89C51是一种带4K字节闪烁可编程可擦除只读存储器(FPEROM—Falsh Programmable and Erasable Read Only Memory)的低电压,高性能CMOS8位微处理器,俗称单片机。该器件采用ATMEL高密度非易失存储器制造技术制造,与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中,ATMEL的AT89C51是一种高效微控制器,为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。
图2.1  AT89C51封装图
1.主要特性:
•与MCS-51 兼容
•4K字节可编程闪烁存储器
寿命:1000写/擦循环
数据保留时间:10年
•全静态工作:0Hz-24Hz
•三级程序存储器锁定
•128*8位内部RAM
•32可编程I/O线
•两个16位定时器/计数器
•5个中断源 可编程串行通道
•低功耗的闲置和掉电模式
•片内振荡器和时钟电路

2.管脚说明:
VCC:供电电压。
GND:接地。
 P0口:P0口为一个8位漏级开路双向I/O口,每脚可吸收8TTL门电流。当P1口的管脚第一次写1时,被定义为高阻输入。P0能够用于外部程序数据存储器,它可以被定义为数据/地址的第八位。在FIASH编程时,P0 口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。
 P1口:P1口是一个内部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后,被内部上拉为高,可用作输入,P1口被外部下拉为低电平时,将输出电流,这是由于内部上拉的缘故。在FLASH编程和校验时,P1口作为第八位地址接收。
 P2口:P2口为一个内部上拉电阻的8位双向I/O口,P2口缓冲器可接收,输出4个TTL门电流,当P2口被写“1”时,其管脚被内部上拉电阻拉高,且作为输入。并因此作为输入时,P2口的管脚被外部拉低,将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时,P2口输出地址的高八位。在给出地址“1”时,它利用内部上拉优势,当对外部八位地址数据存储器进行读写时,P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
 P3口:P3口管脚是8个带内部上拉电阻的双向I/O口,可接收输出4个TTL门电流。当P3口写入“1”后,它们被内部上拉为高电平,并用作输入。作为输入,由于外部下拉为低电平,P3口将输出电流(ILL)这是由于上拉的缘故。
P3口也可作为AT89C51的一些特殊功能口,如下表所示:
各管脚 备选功能
P3.0 RXD(串行输入口)
P3.1 TXD(串行输出口)
P3.2 /INT0(外部中断0)
P3.3 /INT1(外部中断1)
P3.4 T0(记时器0外部输入)
P3.5 T1(记时器1外部输入)
P3.6 /WR(外部数据存储器写选通)
P3.7 /RD(外部数据存储器读选通)
P3口同时为闪烁编程和编程校验接收一些控制信号。
RST:复位输入。当振荡器复位器件时,要保持RST脚两个机器周期的高电平时间。
ALE/PROG:当访问外部存储器时,地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间,此引脚用于输入编程脉冲。在平时,ALE端以不变的频率周期输出正脉冲信号,此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是:每当用作外部数据存储器时,将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时, ALE只有在执行MOVX,MOVC指令是ALE才起作用。另外该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止,置位无效。
 /PSEN:外部程序存储器的选通信号。在由外部程序存储器取指期间,每个机器周期两次/PSEN有效。但在访问外部数据存储器时,这两次有效的/PSEN信号将不出现。
 /EA/VPP:允许访问片外存储器/编程电源线,可以控制AT89C51使用片内ROM还是使用片外ROM。若EA=1则允许使用片内ROM;若EA=0则允许使用片外ROM,对于AT80C51,EA/VP用于在片内EPROM编程/校验是输入21V编程电源。
XTAL1:反向振荡放大器的输入及内部时钟工作电路的输入。
XTAL2:来自反向振荡器的输出。
3.振荡器特性:
    XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件,XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器,因此对外部时钟信号的脉宽无任何要求,但必须保证脉冲的高低电平要求的宽度。
4.芯片擦除:
    整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合,并保持ALE管脚处于低电平10ms 来完成。在芯片擦操作中,代码阵列全被写“1”且在任何非空存储字节被重复编程以前,该操作必须被执行。
此外,AT89C51设有稳态逻辑,可以在低到零频率的条件下静态逻辑,支持两种软件可选的掉电模式。在闲置模式下,CPU停止工作。但RAM,定时器,计数器,串口和中断系统仍在工作。在掉电模式下,保存RAM的内容并且冻结振荡器,禁止所用其他芯片功能,禁止所用其他芯片功能,直到下一个硬件复位为止。
5.单片机的汇编指令表(如下图 2.1-2.2)
                          图2.1
图2.2
第三章  电路原理图及电路介绍
1、硬件电路
图(一)所示是设计的一种密码锁电路。该密码锁主要是按照以下10条用户要求进
设计的:
(1)共8位密码,每位的取值范围为1~8
(2)用户可以自行设定和修改密码。
(3)按每个密码键时都有声、光提示。
(4)若键入的8位开锁密码不完全正确,则报警5秒钟,以提醒他人注意。
(5)开锁密码错3次要报警10分钟,报警期间输入密码无效,以防窃贼多次试探密码。
(6)键入的8位开锁密码完全正确才能开锁,开锁时要有1秒的提示音。
(7)电磁锁的电磁线圈必须用脉冲驱动,每次通电时间不多于2秒,以防烧坏。
(8)密码键盘上只允许有8个密码按键和1个发光管。锁内有备用电池,只有内部上电复位时才能设置或修改密码,因此,仅在门外按键是不能修改或设置密码的。
 
(9)密码设定完毕后要有2秒的提示音。
(10)成本要比较低,硬件和软件都要尽可能简洁可靠,易于批量生产。
根据总体要求分析,该密码锁电路所需要的i/o口线少于15个,若设计得当,程序不会超过200条指令,所以可选择质优价廉的at89c1051/2051或者gms1051/2051,而且不需要外接程序存储器和数据存储器及其它扩展部件。
   在图(一)所示电路中,p1口连接8个密码按键an1~an8,开锁脉冲由p3.5输出,报警和提示音由p3.7输出。bl是用于报警与声音提示的喇叭,发光管d1用于报警和提示,l是电磁锁的电磁线圈。
2、软件设计
图2给出了该单片机密码锁电路的软件流程图。图中aa1~aa8以及start、set、save是程序中的标号,是为了理解程序而专门标在流程图的对应位置的。
2.1 存储单元的分配
该密码锁中ram存储单元的分配方案如下:
31h~38h:依次存放8位设定的密码,首位密码存放在31h单元;
r0:指向密码地址;
r2:已经键入密码的位数;
r3:存放允许的错码次数3与实际错码次数的差值;
r4至r7:延时用;
00h:错码标志位。对于ROM元的分配,由于程序比较短,而且占用的存储空间比较少,因此,特

上一页  [1] [2] [3] 下一页

电子密码锁原理及设计 第2页下载如图片无法显示或论文不完整,请联系qq752018766
设为首页 | 联系站长 | 友情链接 | 网站地图 |

copyright©youerw.com 优文论文网 严禁转载
如果本毕业论文网损害了您的利益或者侵犯了您的权利,请及时联系,我们一定会及时改正。