电子琴电路设计及程序设计
目 录
电子琴的设计(摘要) …………………………………………………1
关键词 …………………………………………………1
第一章 绪论 …………………………………………………2
第二章 电子琴的设计思路 ………………………………………… 3
一、电子琴发音电路设计 …………………………………………………………5
二、自动演奏电路设计 …………………………………………………………5
三、按键编码电路 …………………………………………………………5
四、串行通信接口电路设计………………………………………………………… 5
第三章 简易电子琴实例 ………………………………………………7
一、系统硬件图 ………………………………………………… 7
二、流程图 ………………………………………………… 8
第四章 程序设计 ………………………………………………… 10
结 束 语 ………………………………………………… 15
参考文献 …………………………………………………16
电子琴的设计
【摘要】：可编程逻辑器件集成度高、设计灵活，已经逐渐成为设计和实现数字系统的主要方式，本文结合RS232通信方式控制的电子琴的CPLD的设计过程，介绍可编程逻辑器（CPLD）的使用以及自顶向下的设计思想。设计中CPLD芯片选择Altera公司的 FLEX10K系列芯片，并且利用其内含EAB的特点，结合LPM宏单元设计了基于ROM的数控分频器以及音乐自动播放电路，RS232接口采用VHDL语言设计，借鉴了单片机串口通信的设计思想。
【关键词】：串行通信，电子琴，CPLD，VHDL，电子设计自动化
第一章 绪论
CPLD是一种复杂的用户可编程逻辑器件，以其编程方便、集成度高、速度快、价格低等特点已经获得越来越广泛的应用，掌握利用CPLD进行电子系统的设计方法已经成为广大电子设计人员必不可少的技能。本文就是结合利用CPLD设计一个由计算机通过RS232接口控制的电子琴的过程，介绍了可编程逻辑器件的使用方法，以及利用可编程逻辑器件设计时常用的自顶向下的设计思想。在设计的过程中首先根据设计要求得出设计的整体框图，然后再按模块进行单独设计并仿真验证，最后是联机调试，确定无误后下载到电路板进行设计验证。
第二章 电子琴的设计思路
一、电子琴发音电路设计
电子琴发音电路包含两部分：音调发生器和分频预置数存储器。音调发生器就是一个数控分频器；分频预置数存储器设计与其它相关设计中采用case语句的做法略有区别，它充分利用了FLEX10K10系列芯片内含EAB的特点，调用LPM宏单元配置出了一个ROM（80×16bit），将分频预置数存于其中，利用它来控制数控分频器。该方法可以大量节省芯片资源的占用，并且提高了设计效率。
COUNT16TY（数控分频器）包含一个16位可预置数加法计数器和一个均衡输出脉冲占空比的D触发器。晶体振荡器输出的信号为16MHz，经过综合分频器预分频后得到一个8MHz的数控分频器基准频率，经由数控分频器clk8m端输入，再由数控分频器根据不同的预置数，分频得到相应的音节频率；由于直接从数控分频器出来的输出信号是脉冲信号，为了有利于驱动扬声器，故而加一个D触发器使输出信号为等占空比。CODEROM就是分频预置数ROM，其地址线为7位，数据线为16位。
二、自动演奏电路设计
电子琴自动演奏电路包括节拍发生器TIME和乐曲歌谱编码存储器SONGROM两部分.
在音乐播放过程中，音符的持续时间是根据乐曲的速度以及每个音符，所以选择250ms作为节拍发生器发出的基准节拍，而节拍发生器的基准频率则是1kHz的脉冲信号，再加上乐曲歌谱编码存储器是256×7的，因此节拍发生器就必须包含一个250的分频器和一个8位的地址加法计数器。这样每隔250ms，节拍发生器就会产生一个地址，然后乐曲歌谱编码ROM就把相应地址里的编码数据输出去，从而实现乐曲的连续播放。
三、按键编码电路
按键编码电路实质上是一个优先编码器，它对15个琴键的信号进行优先编码形成一个7位的地址线，用来控制电子琴的发音。其它电路在这里不再一一介绍。
四、串行通信接口电路设计
由于所设计的串行通信接口是异步的，因此在讨论具体的设计之前，先对异步串行通信做一下简要介绍。
所谓异步通信方式的“异步”主要体现在字符与字符之间，至于同一字符内部的位与位间却是同步的。可见，为了确保异步通信的正确性，必须找到一种方法，使收发双方在随机传送的字符与字符间实现同步。这种方法就是在字符格式中设置起始位和停止位。
异步通信的传输格式如下所示。每帧信息（即每个字符）由4部分.
1)1位起始位，规定为低电平“0”。
2)5～8位数据位，它紧跟在起始位后面，是要传送的有效信息。规定从低位至高位依次传送。
3)0位或1位奇偶校验位。
异步通信格式中起始位和停止位起着至关重要的作用。起始位标志每个字符的开始，通知接收器开始装置一个字符，以便和发送器取得同步；停止位标志每个字符的结束。通过起始位和停止位的巧妙结合，实现异步字符传输的同步。正是为了保证这种从一个字符到另一个字符的转换必须以负跳变开始，通信协议规定在字符与字符之间出现空闲状态时，空闲位也一律用停止位的“1”填充。
根据异步串行通信的特点，结合单片机串行通信的思想，设计出如下串行接收原理：跳变检测器采样到RXD引脚上的电平从1到0负跳变时，启动接收控制器接收数据，控制器将1位传送时间分为16等份，位检测器在7、8、9三个状态也就是在位信号中央采样RXD三次。而且三次采样中至少有两次相同的值被确认为数据，这样就可以减小干扰的影响。如果起始位接收到的值不是0，则为无效起始位，复位接收电路。如果起始位为0，则开始接收本帧的其他各位数据。控制器发出的内部移位脉冲将RXD上的数据移入移位寄存器，当8位数据全部移入后，就将数据锁存在接收缓存区内。
CPLD器件可以工作在较高的时钟频率下，因此可以获得相对较高的波特率。746