锁相频率合成器论文 第8页
然后是5 V电源( VP1, VP2, VP3)。其次,必须初始化控制寄存器.建议使用一个14步骤的序列,如表8描述。
表8. 上电初始化序列
分频器和计时器装置被用于表8中的实例,表8是一个产生104 MHz REFIN频率的DCS1800 Tx合成器, ADF4193上电在步骤⒔之后,它接到程序控制通道频率上在步骤14之后。
改变锁相环的频率和相位检查表
一旦那adf4193已经初始化,全部写寄存器R0,也就是说要求一个新的输出功率频率的程序. N分频器被更新,使用INT值和FRAC在下一个PFD圆上,遵循LE边缘在R0字锁存器.然而,如后面本节所述,那建立时间和干扰合成器的性能能够由变更r1和r2寄存器装置按一信道支渠方式是最好的。这个装置是由写R0寄存器的双缓冲器.这个意思指,当资料是通过在各自的R1和R2写循环数时候装填到资料里的,合成器使用它们的资料直到下一个写R0寄存器,不被更新.
R2寄存器能用于数位校准,压控振荡器输出功率的相位与那基准边有关。相位能被校准在用360°/ MOD上方决定的RF射频全部的360°范围.大多数的频率合成器的应用压控振荡器输出功率的实际的相位偏移,和基准未知数的基准有关.在这样的应用中,相位调整做最佳化的能力通常r2寄存器能够代替,建立时间作为描述在下面部分的表述。
相位检查表
ADF4193的快速锁定序列是启动遵循写寄存器r0.快速锁定计时器是程序设计,以便在锁相环之后有较宽的带宽模式迁入.充电电流被减少,并且环路滤波器电阻器开关被断开,减少了回路带宽。在这个事件发生的的参考周期由预编程断开时间计数器的值决定.
可能遵守从那锁相块图形10和图形13,那些锁定时间到终相被那当带宽被减少时的相位摆动支配。一旦那锁相环已经锁定最终频率和相位、在较宽的带宽模式下,这个相位摆动是一样不受synthesizer的频率跃变的大小而改变。相位摆动的振幅与通过被断开的环路滤波器的电流有关。N锁相环的整数,一旦那锁相环已经调整,这个电流为零.N锁相环的小数电流是迅速平衡,但是不同于到下一个的参考周期.取决于从数字Σ-Δ调制器的量化误差序贯电路.
既然Σ-Δ调制器全部数字逻辑，在那PFD参考频率的时钟、为一MOD的给定值.在任何一种注明出处上的实际的量化误差,由那些被用的调制器的FRAC和相位的值决定,遵循规定写R0寄存器.选择一个适当的相位值,相当于选择一个FRAC值,也就是说程序设计在下写R0寄存器的程序设计,在SW1 / SW2开关断开时的PFD参考周期上的误差电流的大小,并且当带宽被减少为最小值时,从而产生相位摆动.
随着高频振动的断开,小数的支线图形由于SDM’s分层噪声的原因,也取决于被用的调制器的相位.如果产生一相位表格、首先对双缓冲器寄存器R2写相位、然后对R0写INT和FRAC。
避免整数边界信道
当程序设计一个新的频率,包括防止整数边界支线写寄存器R1,有更多的选择权.如果发现整数边界支线也是高电平.选择权将整数边界从那期望信道由改编程序那读出分频器中选择的一个不同的PFD频率处移开。例如：、如果REFIN =104 MHz和R =４时,为一个26 MHz的PFD基准和MOD =130,为200 200 kHz 步阶,在910.2 MHz的频道上,有一个200 kHz的整数边界支线,因为它是200 kHz偏离的35 ×26 MHz。用合成法合成替换物路线,这个信道将调整R = 5,因为一个20.8 MHz的PFD基准和MOD = 104为200 kHz步阶.910.2 MHz信道为此时的５MHz,偏离最近期的整数倍数的20.8 MHz和５MHz差频支线,更好地由回路使之衰减。
调整双缓冲器位r1 ( 23)=1(CP校正）,增加25%的充电电流、补偿25%使用转换为20.8 MHz PFD频率而增大N数.这个保持的常数回路不断变化,并在二PFD频率之间的跳动建立时间性能。当后跳到26 MHz建立信道时,CP校正位将再一次被确定.
寄存器r1调整为整数边界支线避免全部双缓冲器和不能变成现行的在集成电路芯片上,直到下一个给寄存器r写入所必需的。当程序设计为一个新的频率时,寄存器r0将总是写最后的寄存器.
串行接口占空系数
串行接口占空系数,当设计r2或r1寄存器没有值得注意的干扰时,对合成器,在它的频谱中,调整相位或降低相位.因此,在GSM应用中.它在数据子帧的带电部件期间能被执行。因为,它在程序编制那三寄存器时,仅仅只需10.2μs电容.r2、r1，和 r0在6.5 MHz的串行接口时钟频率被典型地使用、这个程序设计还可以执行在前保护期间用LE边缘针对于在R0资料中的锁存器,延迟直到使它的开关频率合。
应用
一GSM基站本机振荡器
图36所示ADF4193被用于一压控振荡器产生本机振荡为一GSM1800的基站。对于GSM,REFIN 信号可以是13 MHz的任何一种整数倍数、主要条件是信号响应速率最少保证350 V／μs。５dBm、104 MHz输入正弦波显示满足这些条件。
推荐参数对于不同的GSM／PCS／DCS合成器如表9所示。
表9. 推荐设定参数
环带宽和PFD频率
60 kHz环路带宽是窄的使锁相环相位噪声衰减和支线要求发送一低电平。一40 kHz带宽对满足GSM900接收单元合成器独特地相位噪声和支线必要条件在±800 kHz偏移量来说是必须的。要得到偏移量接收单元最低的分支标准在±800 kHz，Σ-Δ调制器应该起动向上至重复取样的比率是可能的。因此对于GSM900接收单元，一 26MHz PFD频率选择MOD =130是必需的对于200千赫等级。既然MOD的值可被二除尽，必然的FRAC信道有部分的100千赫分支。这是由40 kHz环路滤波器衰减的,因此不涉及。然而，60 kHz环路滤波器推荐作发送用途.闭环响应的峰值接近于100 kHz。因此13 MHz PFD和MOD =65，哪个能够避免100 kHz的分支就是最好的选择对于一发送合成器。
高频脉动
高频脉动中止应选择最低的rms相位误差。
预定标器
８／９预定标器应该选择为该PCS和DCS频带，４／５预定标器允许N分频器范围低到保证GSM900发送和接收单元频带和26 MHz PFD频率的13 MHz一致。
发送定时大小
由于要符合GSM频谱开关需要,发送合成器将不会关断频率直到PA输出功呈锯齿形向下至少50分贝。如果需要花费10μs到锯齿形下降这些电平,那么发送合成器锁定最终频率和相位在30μs的最后20μs的保护期间生效。
在快速锁定方式发送带宽提高８倍。这些导致480 kHz锁相环实现频率锁定,对一跳变交叉的带宽<6μs。此后,PA开始呈锯齿形向上并且环路带宽被恢复到终值.由于ICP计时器=28，充电泵电流从8.6μs时开始减少。当 sw1／sw2和sw3计时器=35时，电流达到它的最终值在环路滤波器开关在10.8μs以前断开。
随着这个定时值的大小，相位干扰引起频带宽度减少到它的最终值20μs，GSM的脉冲有源器件的起动时间。如果快速相位调整是与60 kHz带宽调整要求一致，那么定时值可能减少很多但是不会小于６μs在宽的带宽模式需要实现频率锁定。
接收单元定时大小
40 kHz接收单元环路带宽提高８倍时，它导致320 kHz的快速锁定。要和接收单元定时值显示一致，带宽将减少12μs，它允许相位干扰有充分的时间还原.在接收单元有源器件的时间间隙在30μs之前起动。就发送来说，快速接收单元调整通过减少定时值而实现，它们的下限时间由实现频率锁定在宽带宽模式实现。另外，PCS和Rx合成器可缓和800 kHz阻滞规格和允许宽的环路带宽，它们能相对地作更快的调整。
压控振荡器 KV
通常压控振荡器增益 KV，应该设置为尽可能低的相对于最小化基准并且分支电平上升由于引线结构。当决定最佳压控振荡器Kv时，最好是选择２V调谐交叉频带，以可利用的调谐范围为中心。VP3调整为5.5 V±100 mV，可利用的调谐范围是2.8 V。
环路滤波器部件
调整介电吸收电容器的性能用于环路滤波器是重要的。陶瓷COG电容器是供这些应用是好的选择。2%容许误差推荐作环路滤波器电容器对电阻则是1%的容许误差。10%容许误差适用于电感线圈L1。
ADI SimPLL保护
ADF4193环路滤波器设计支持在ADI SimPLL v2.7以下。例如产品的普及应用部分见ADF4193产品页。外部环路滤波器设计程序的应用说明也可得到.充分利用滤波器设计的新的自由度为差分放大器与环路滤波器关断作准备.
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] 下一页
锁相频率合成器论文 第8页下载如图片无法显示或论文不完整，请联系qq752018766
