VirtuosoADC比较电路版图设计+结构框图+仿真分析+原理图 第4页
2.匹配 匹配就是使相搭档的器件的反应完全一样。
在一个集成电路（本文来自优*文~论-文^网IC）中，你要关注由于你所知道的在部件制造过程中出现的偏差所引起的两个器件间的匹配问题。匹配过程可以由版图设计者非常成功的完成，也有可能被毁掉，这就要看版图设计者的能力。
版图与匹配的关系相当密切，一个从匹配角度看来很差的版图可能会毁掉一个很好的设计。相反，一个优秀的匹配的版图可以大大的提升一个设计。下图所示就是需要匹配的器件：图3.3 匹配元件标示图3.4 匹配元件标示毕业论文
http://www.youerw.com 3.其他
本设计中有几个NMOS管全接地，这是看作电容，但是这电容的是可以忽略的，而这些电容是可以用寄生电容的参数来代替。如下图所示
图3.5 小电容4.版图设计方案
4.1版图设计工具Virtuoso简介
Cadence 公司的Virtuoso 定制设计平台是一个全面的系统，能够加速差异化定制芯片的精确设计。个人消费电子和无线产品已经成为当今世界电子市场的主导力量。这些设备对于新功能和特性的无止境的要求促进了RF、模拟和混合信号应用设备的前所未有的发展。为创造满足其需求的新产品，IC 设计师必须掌握精确的模拟数值——电压、电流、电荷，以及电阻与电容等参数值的持续比率。这就是企业采用定制设计的时候。全定制设计在让性能最大化的同时实现了面积和功耗的最小化。尽管如此，它需要进行大量的手工作业，需要一批有着极高技能的特定的工程师。此外，定制模拟电路对于物理效应更为敏感，而这在新的纳米工艺节点上进一步得以加强。为简化设计定制IC的流程，并将其整合到终端产品中，半导体和系统公司需要精密的软件和流程方法，以达成迅速上市和迅速量产的目标。Virtuoso 定制设计平台提供了极其迅速而保证芯片精确的方式，进行定制模拟、RF 和混合信号IC 的设计。主要优点:通用数据库上的集成产品，解决了跨越各工艺节点的复杂设计要求,自动化约束管理有助于文持流程内以及广泛分布于设计链内的设计意图,高速全面的模拟引擎实现约束精炼全新的底层编辑器让设计团队可以在芯片实现之前探索多种设计结构,新的版图布置技术和DFM相结合，提供了尽可能最佳、最具差异化的定制芯片。
Virtuoso版图编辑器，在层次化的多窗口环境中使用全套用户配置和简单易用的纯多边形版图编辑特性来加快设计全定制。通过可选的参数化单元(Pcell)和强大的具有直接访问数据库功能的脚本语言SKILL，工具配置与其他工具互操作可以获得额外加速性能。易于生成和导航复杂设计，支持无限的层次及多窗口编辑环境加速版图输入，使用简单易用和便易于访问的编辑功能。使用Pcell提高生产率与进行设计优化。OpenAccess数据库可高效、高性能地处理大型设计。完全层次化的多窗口编辑环境Virtuoso版图编辑器提供在任何一个编辑会话中打开多个单元或模块的能力，或在同一设计不同视图帮助确认复杂一致性。集成的全局视窗是个直观的导航助手，能在总体设计上下文内定位放大的详细区域。优化性能的选择、缩、重画和其它常用的命令提高版图设计生产率图Virtuoso Analog Design Environment (VirtuosoADE): Virtuoso 模拟电路设计环境是Virtuoso全定制设计平台上的模拟设计与仿真环境，它是业界事实上的标准环境，用于仿真和分析全定制的模拟集成设计电路设计以及射频集成电路设计，是Virtuoso 规格驱动环境中基于任务的工具。Virtuoso ADE 中的Spectre 仿真器是一个非常重要的、非直接继承SPICE（Simulation Program with Integrated Circuit Emphasis）的电路数值模拟器之一。Spectre 仿真器不但能以更快的速度和更好的收敛特性支持现有的所有SPICE 分析，还能提供很多额外的功能。并作为仿真环境下标准的模拟电路仿真工具。它能够提供SPICE仿真具有的直流（DC），小信号交流（AC）、瞬态（TRAN）标准分析功能，也能提供基于工艺参数的灵敏度（Sensitivity）和蒙特卡洛（Monte Carlo）分析，基于电路拓扑（无源元件参数）的分析，以及其他重要的电路分析功能。Spectre 在从行为级到晶体管级，从模拟电路到混合信号电路，从原理图设计到版图提取后仿真等各种集成电路设计自动化提供全方位的支持，其优点将远远超过更高的仿真速度和优异的收敛特性。
4.2 版图设计的要求
集成电路版图的设计包括布局、单元配置和布线。一般要求布局要合理、单元配置恰当和布线要合适。版图设计中对布局、单元配置和布线要求很高，因为一个设计的布局要合理、单元配置恰当和布线要合适，可以大大的节省芯片的面积，而且布局的好坏还影响着单元配置和布线，而单元配置的好坏也对布局和布线产生影响，布线也制约着布局和单元配置。所以这三者是相互相成的关系，一个好的版图设计就要有一个合理的布局，恰当的单元配置，还有就是清晰的布线。在模拟电路版图设计中，首先应该考虑的是器件的整体布局。对于结构比较简单的电路，器件布局可以基本与电路图布局一致。当布局有较多无源器件的版图时，注意将有源和无源器件分开布局。
4.2.1 布局
集成电路版图布局的合理性是指按芯片功能要求及引脚排列的合理性进行布置,逻辑IC是由寄存器、加法器和控制逻辑电路等不同网络组成,可以把整个芯片分成许多小区域,将上述各逻辑部件安排在每个小区域内,考查布局合理性的几条标准是：①各引出端的分布是否便与使用或与有关电路兼容是否符合管壳引出线排列要求。②有特殊要求的单元例如对称、靠近或远离是否作了合理安排,例如在CMOS电路版图中,应尽可能使N阱和N管的N区离得远一些,以减小际值,这对输出级尤为重要。③布局是否紧凑,为了使封装密度最大,希望整个芯片尽可能是方形。④温度分布要合理。一般要求发热元件置于芯片中央。在模拟电路版图设计中，首先应该考虑的是器件的整体布局本文来自优*文~论-文^网。对于结构比较简单的电路，器件布局可以基本与电路图布局一致。当布局有较多无源器件的版图时，注意将有源和无源器件分开布局。
布局的基本原则：芯片的布局设计是要解决电路图或逻辑图中的每个元件、功能单元在版图中的位置摆布、压焊点分布、电源线和地线以及主要信号线的走向等。首先确定电路中主要单元（元件）的位置，再以主要单元为中心安置次主要单元和次要单元。相关单元（包括压点）要尽量靠近，以主要单元为主调整单元（器件）的形状和位置，方毕业论文http://www.youerw.com便布线，缩短布线。
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] 下一页
VirtuosoADC比较电路版图设计+结构框图+仿真分析+原理图 第4页下载如图片无法显示或论文不完整，请联系qq752018766
