VirtuosoADC比较电路版图设计+结构框图+仿真分析+原理图 第5页
4.2.2 单元配置
单元配置通常指门一级乃至晶体管一级元件的安放位置和方向。它包括单元具体形状的确定和单元方位的选择。对MOS来讲,单独评价某个单元配置的好坏是没有意义的,必须从整体角度来分析每个单元配置是否合适,以减小每个电路实际占有面积。生产实际表明,当芯片面积降低10%时，每个大圆片上的管芯成品率可以提高15%-20%。为了减小芯片面积,应尽量采用并联电路或非门形式，少用串联电路与非门形式。在图形结构方面,大跨导管用梳状或马蹄形较好，占用芯片面积小小跨导管宜采用条状图形。对于用作大电阻的负载管，沟道的长度和宽度可适当放宽。
单元配置的基本原则：相关单元要尽量靠近，可以合并的单元就要合并，不能靠近的则放不同位置，方便布线，缩短布线。尽量减少芯片面积。
4.2.3 布线
布线是根据电路的连接关系将各单元及相应压焊点用连线连接起来。随着集成度的提高，芯片内部的布线日益复杂，电路中布线所占的总面积往往是其中元件总面积的好几倍，因此布线的RC时间常数将是电路工作速度的主要限制因素。在硅栅MOS中，主要的布线是金属线和多晶硅线，因而常常以一种作为水平方向布线，而以另一种作为垂直方向布线，长距离连线用金属线，多晶硅和扩散区一般仅用于短距离连线。当多晶硅从金属连线下面穿过时，为了减小寄生电容，在金属膜下面的多晶硅长度要尽可能短。减少布线长度，特别是减少细连线的长度，是布线是否合适的重要标志。对那些要防止互相引起串扰的布线，一定要远离行走，切不可靠拢并行。电源线和地线是两条几乎涉及整个芯片各个位置的全局引线, 它们的电性能保障和布线结果会对芯片产生直接的影响，通常采用金属线, 在深亚微米工艺中采用金属硅化物膜, 在版图设计中电源地线设计十分重要，它们是布线中最复杂的引线。因为在电源地线引线上要流过整个芯片的电流，如果金属引线设计得过宽，将占用较大的芯片面积，如果金属引线太窄，则引线电阻的电压降增大以致影响电路的正常工作，金属电子迁移率问题则可导致电源地线过早失效同时它们与芯片中的其他引线不同，有晶体管的地方都要布置它们, 在焊盘周围的输人保护电路和输出驱动电路也都需要它们。通常要求电源地线的宽度远大于信号线的宽度。为了满足电性能要求, 电源和地线网络必须尽可能布在同一金属层上, 单层金属层上进行布线必须满足互不产生交叉的平面性要求。
布线的基本原则：最常用的布线层有金属、多晶硅和扩散区，其寄生电阻和寄生电容有所不同。电源线、地线选择金属层布线，线宽要考虑电流容量（一般 )。长信号线一般选择金属层布线，应尽量避免长距离平行走线。多晶硅布线和扩散区布线不能交叉而且要短。必须用多晶硅走长线时，应同时用金属线在一定长度内进行短接。
4.2.4其他注意
1.线宽分配
在模拟版图中，线宽是需要设计的。太窄的线宽将导致导线寄生电阻过大引起压降影响功能，甚至因为无法承载支路电流而使走线被烧断；而太宽的线宽将增加寄生，浪费面积。根据电路中每条支路的峰值电流计算最小线宽，以保证电路能在正常的工作电流下工作。1 m的线宽一般认为可以承载1 mA的电流。比如，本文中的混频器支路最大电流为5．26 mA，因此，设计中，比较保守地将最小线宽定为6 m；同时，布线时需要合理安排，以保证电流的平均流动。
2. 噪声处理
对于电路中可能产生的噪声，可以通过版图的优化来防止。减少噪声的方法主要可以采用给电路加“保护环”(guard ring)以及把安静模块和噪声大的模块远离等方式。本文的电路中，低噪声放大器对噪声的要求很高。我们采用给电路中的每个M1和M2管都加上保护环，并且注意有源器件和无源器件的分离。整个LNA电路在走线上也注意避免将敏感信号线和其他线交叉走线。
3. 对称性设计
在模拟电路中，对称性能够减小差分电路产生的失调电压，还可以抑制共模噪声和偶次非线性效应，减小电路对温度的敏感度。本文混频器电路对于对称性的要求很高，我们采用以下对称方式：1)保持器件方向一致当器件摆放方向不一致时，会导致刻蚀误差，严重影响其匹配性。因此，本文设计的版图中，所有器件的布局方向均一致。2)指状交叉结构(一文交叉耦合)对于某些情况，如完全相同的ABCD 4个器件，如果它们是需要对称的器件，将产生这样的问题：当器件ABCD紧靠着排列时，A和B之间的距离始终与A和C以及A和D之间的距离不一致。4个器件的匹配性就会变差。解决这个问题的方法是将每个器件均拆分成2个以上的若干器件，然后以交叉方式排列。这样。每个器件和其他3个器件的距离完全相同。在本文混频器电路中，器件M0~M3采用这种结构。3)质心本文来自优*文~论-文^网对称 ：对于大尺寸的器件，由于工艺实现时在水平方向上产生的离子浓度梯度毕业论文
http://www.youerw.com变化将变得明显，从而影响器件(如差分对)的对称性，此时，指状交叉结构已不能解决这个问题。因此，将器件拆分成偶数个，对角线交叉排列，这样，沿X轴方向和Y轴方向的一阶梯度效应就会相互抵消，改善了电路的对称性。混频器的M4~M5两个大尺寸nmos管采用该结构。4)布线对称性：由于采用插指对称结构以及质心对称结构，大大提高了布线的复杂度，对布线的对称性提出较高要求。特别是对于质心对称结构，对角线交叉的器件三端连线变得尤为复杂。此时，采用比较经济的“衣架”型布线，在并排的器件上下方安排好栅极、源极和漏极的公共线，各器件只需将互相连接的极上金属线往公共线上“挂”起，就可以比较方便地实现电路连接，并且保证对称。
5.版图设计
5.1 CMOS工艺简介
CMOS 工艺技术是当代VLSI 工艺的主流工艺技术，它是在PMOS 与NMOS工艺基础上发展起来的。其特点是将NMOS 器件与PMOS 器件同时制作在同一硅衬底上。CMOS 工艺技术一般可分为三类，即P 阱CMOS工艺，N 阱CMOS 工艺，双阱CMOS 工艺P 阱CMOS 工艺以N 型单晶硅为衬底，在其上制作P阱。NMOS 管做在P 阱内，PMOS管做在N 型衬底上。P阱工艺包括用离子注入或扩散的方法在N型衬底中掺进浓度足以中和N 型衬底并使其呈P 型特性的P 型杂质，以保证P 沟道器件的正常特性。阱杂质浓度的典型值要比N 型衬底中的高5~10 倍才能保证器件性能。然而P 阱的过度掺杂会对N 沟道晶体管产生有害的影响，如提高了背栅偏置的灵敏度，增加了源极和漏极对P 阱的电容等。电连接时，P 阱接最负电位，N 衬底接最正电位，通过反向偏置的PN 结实现PMOS 器件和NMOS 器件之间的相互隔离。P 阱CMOS芯片剖面示意图：
图5.1.1P阱CMOS 芯片剖面
N 阱CMOS 正好和P 阱CMOS 工艺相反，它是在P 型衬底上形成N 阱。因为N沟道器件是在P 型衬底上制成的，这种方法与标准的N 沟道MOS(NMOS)的工艺是兼容的。在这种情况下，N 阱中和了P 型衬底， P 沟道晶体管会受到过渡掺杂的影响。早期的CMOS 工艺的N阱工艺和P阱工艺两者并存发展。但由于N阱CMOS中NMOS管直接在P型硅衬底上制作，有利于发挥NMOS器件高速的特点，因此成为常用工艺。N 阱CMOS 芯片剖面示意图：
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] 下一页
VirtuosoADC比较电路版图设计+结构框图+仿真分析+原理图 第5页下载如图片无法显示或论文不完整，请联系qq752018766
