您现在的位置：毕业论文 >> 论文 >> 正文

AT89单片机信号发生器设计+硬件电路图+原理框图+源程序+流程图第3页

更新时间：2010-10-27: 来源：毕业论文

AT89单片机信号发生器设计+硬件电路图+原理框图+源程序+流程图第3页
2.4 方案框图设计及基本控制原理
如图2-1所示，利用单片机AT89C51对主信号发生芯片进行数字控制。因为MAX038是模拟量控制型芯片，所以中间要通过数模转换电路，对MAX038产生的波形信号进行频率、占空比、幅度的控制，以及产生波形的选择控制。
图2-1 方案框图第3章系统硬件设计
3.1 单片机主控电路
3.1.1 AT89C51单片机介绍
本设计采用美国ATMEL公司的AT89C51单片机，其内部含有可重复编程的Flash存储器，可进行1000次擦写操作，故在开发过程中可以十分容易进行程序的修改，大大缩短了开发周期。AT89C51是一种低电压，高性能CMOS 8位微处理器，俗称单片机。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器。如图3-1所示。
图3-1 AT89C51引脚图
1、AT89C51主要特性
• 与MCS-51 兼容
• 4K字节可编程闪烁存储器
• 寿命：1000次擦/写循环
• 数据保留时间：10年
• 全静态工作：0Hz~24Hz
• 三级程序存储器锁定
• 128*8位内部RAM
• 32条可编程I/O线
• 两个16位定时器/计数器
• 5个中断源
• 可编程串行通道
• 低功耗的闲置和掉电模式
• 片内振荡器和时钟电路
2、主要管脚说明
VCC：供电电压
GND：接地
P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FLASH编程时，P0 口作为原码输入口，当FLASH进行校验时，P0输出原码，此时P0外部必须被拉高。
P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4个TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。
P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并且作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（IIL）这是由于上拉的缘故。P3口为闪烁编程和编程校验接收一些控制信号。P3口也可作为AT89C51的一些特殊功能口，如下所示：优-文^论'文.网http://www.youerw.com
P3.0 RXD（串行输入口）
P3.1 TXD（串行输出口）
P3.2 /INT0（外部中断0）
P3.3 /INT1（外部中断1）
P3.4 T0（计时器0外部输入）
P3.5 T1（计时器1外部输入）
P3.6 /WR（外部数据存储器写选通）
P3.7 /RD（外部数据存储器读选通）
3.1.2 时钟电路
单片机虽然有内部振荡电路，但要形成时钟，必须外部附加电路。51系列单片机的时钟产生方法有两种。一种是内部时钟方式，另一种是外部时钟方式。
（1）内部时钟方式
利用芯片内部的振荡电路，在XTAL1、XTAL2引脚上外接定时元件，内部的振荡电路便产生自激振荡，用示波器可以观察到XTAL2输出的时钟信号。最常用的内部时钟方式是采用外接晶体（在频率稳定性要求不高而希望尽可能廉价时，可选择陶瓷谐振器）和电容组成的并联谐振回路，不论是HMOS还是CHMOS型单片机其并联谐振回路及参数相同。
振荡晶体可在1.2MHz~12MHz之间选择，电容值无严格要求，但在电容值取值对振荡频率输出的稳定性、大小、振荡电路起振速度有少许影响，CX1、CX2可在20pF~100pF之间取值，但在60pF~70pF时振荡器有较高的频率稳定性。

上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] 下一页