EDA智能四路抢答器设计(框图+vhdl源程序+仿真图)
设计目的 1. 进一步了解VHDL语言功能；
2. 了解EDA在高频工作下的优势；
3. 学习资料的收集与整理，学会撰写课程设计报告。
实验环境 1 微型电子计算机（PC）；
2. 安装Windows 2000以上操作系统，Maxplus软件等开发工具。
3. EDA综合实验仪，连线若干。
任务要求 1. 按照课题设计任务和要求，对设计系统进行验证调试或仿真；观察程序运行和仿真结果，判断其正确性。
2. 利用课余时间去图书馆或上网查阅课题相关资料，深入理解课题含义及设计要求，注意材料收集与整理；
3. 在第15周末之前完成预设计，并请指导教师审查，通过后方可进行下一步工作；
4. 结束后，及时提交设计报告（含纸质稿、电子稿），要求格式规范、内容完整、结论正确。
工作进度计划
序号 起止日期 工 作 内 容
1 2009.12.14~2009.12.14 在预设计的基础上，进一步查阅资料，完善设计方案.
2 2009.12.15~2009.12.16 设计总体方案，编写代码，上机调试，实验仿真验证。
3 2009.12.17~2009.12.17 测试程序，完善功能，撰写设计报告。
4 2009.12.18 参加答辩，根据教师反馈意见，修改、完善设计报告。
摘 要
抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。但是抢答器的使用频率较低，且有的要么制作复杂，要么可靠性低，减少兴致。作为一个单位若专购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使抢答器损坏，再购置一台新的就会影响活动的开展，因此设计了本抢答器。
本设计是以四路抢答为基本概念。从实际应用出发,利用电子设计自动化( EDA)技术,用可编程逻辑器件设计具有扩充功能的抢答器。它以VHDL硬件描述语言作为平台，结合动手实验而完成的。它的特点是电路简单、制作方便、操作简单、方便、性能可靠，实用于多种智力竞赛活动。本抢答器的电路主要有四部分组成：鉴别锁存电路、答题计时电路、计分电路以及扫描显示模块的电路，并利用Quartus II工具软件完成了编译仿真验证。这个抢答器设计基本上满足了实际比赛应用中的各种需要。在实际中有很大的用途。
关键词： 电子设计自动化 抢答器 Quartus II 仿真 VHDL
目 录毕业论文http://www.youerw.com/ 论文网http://www.youerw.com/
1 引言 5
2 关于课程设计 6
2．1 课程设计目的 6
2．2 课程设计的内容 6
3 开发工具简介 7
3．1 EDA技术 7
3．2 硬件描述语言—VHDL 7
3．3 VHDL的设计流程 8
4 设计过程 9
4．1 系统设计要求 9
4．2 系统设计方案 9
4．3 主要VHDL源程序 11
4.3.1 抢答鉴别电路QDJB的VHDL源程序 11
4.3.2 计分器电路JFQ的VHDL源程序 12
4.3.3 计时器电路JSQ的VHDL源程序 15
4.3.4 译码器电路YMQ的VHDL源程序 17
4.3.5 连线电路ANSWER的VHDL源程序 18
5 系统仿真 19
6 设计技巧分析 22
总 结 24
致 谢 25
参 考 文 献 26
1 引言
数字电路主要是基于两个信号（我们可以简单的说是有电压和无电压），用数字信号完成对数字量进行算术运算和逻辑运算的电路我们称之为数字电路，它具有逻辑运算和逻辑处理等功能，数字电路可分为组合逻辑电路和时序逻辑电路。
EDA技术又称电子设计自动化，它是为解决自动控制系统设计而提出的，从70年代经历了计算机辅助设计（CAD），计算机辅助工程（CAE），电子系统设计自动化（ESDA）3个阶段。前两个阶段的EDA产品都只是个别或部分的解决了电子产品设计中的工程问题；第三代EDA工具根据工程设计中的瓶颈和矛盾对设计数据库实现了统一管理，并提出了并行设计环境概念，提供了独立于工艺和厂家的系统级的设计工具。
VHDL（VERY HIGH SPEED INTEGRATED CIRCUIT HARDWARE DESCRIPTION LANGUAGE）语言最早是有美国国防部提出的，它支持行为领域和结构领域的硬件描述，并且可以从最抽象的系统级一直到最精确的逻辑级，在描述数字系统时，可以使用前后一致的语义和语法跨越多个层次，并且使用跨越多个级别的混合描述模拟该系统。因此，它可以由高层次行为描述子系统及低层次详细实现子系统所组成的系统模拟。它有两个版本IEEEStd1076-1987[LRM87]和IEEEStd1076-1993[LRM93]，他们并不完全兼容，但做一些修改就可以兼容了。
许多公司都为VHDL开发出了编译和仿真软件，其中Max+plusII(或写成Maxplus2,或MP2) 是Altera公司推出的的第三代PLD开发系统(Altera第四代PLD开发系统被称为：QuartusII，主要用于设计新器件和大规模CPLD/FPGA).使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具（如原理图输入或硬件描述语言）建立设计，MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。对于一般几千门的电路设计，使用MAX+PLUSII，从设计输入到器件编程完毕，用户拿到设计好的逻辑电路，大约只需几小时。设计处理一般在数分钟内内完成。特别是在原理图输入等方面。1276