TSMC+ADC采样保持电路中运算放大器的设计

摘要：伴随着数字信号的迅速发展，数字信号处理技术在各个领域都有所应用。而采样保持电路的性能决定了整个A/D转换器的性能。本文基于TSMC0。18umCMOS工艺，设计了一种运用于ADC采样保持电路的折叠式共源共栅放大器。实现了低功耗，高精度运算放大器的功能，达到主运放的环路增益带宽为 95MHz，直流增益为A =93。4dB，相位裕度为 50°的指标。93748

毕业论文关键词：采样保持电路，运算放大器，低功耗

Abstract:With the rapid development of digital signal, digital signal processing technology have been applied in various fields。 And the sample and hold circuit determines the performance of the performance of the A/D converter。 The TSMC0。18 mCMOS technology based on the design of a sample and hold circuit used in ADC folded cascode amplifier to realize low power consumption, high precision operational amplifier, the loop gain bandwidth of main amplifier is 95MHz DC gain of A =93。4dB, the phase margin is 50 degrees。

Key words:Sample and hold circuit, operational amplifier, low power

1 前言 4

1。1 采样保持电路设计概要 4

1。2 采样保持电路在国内外的发展 5

1。3 选题的意义 5

1。4 研究的主要内容 5

2 采样保持电路的分析 5

2。1采样保持电路简介 5

2。1。1 采样保持电路原理 5

2。1。2 采样保持电路的性质及要求 6

2。2 本章小结 9

3 采样保持电路模块 9

3。1 运算放大器的概述 10

3。1。1 运算放大器的性能参数 10

3。1。2 运算放大器的分类 11

3。1。3 运算放大器的性能分析 12

3。1。4 全差分放大器的选取 13

3。2 本章小结 14

4 Cadence技术仿真部分 14

4。1 采样保持放大器的设计 16

4。2 采样保持放大器的仿真 18

结论 19

参考文献 20

致谢 21

1 前言

1。1 采样保持电路设计概要来自优I尔Q论T文D网WWw.YoueRw.com 加QQ7520~18766

近几年微电子技术发展十分迅速，数字信号技术已经十分广泛，在生产生活中变得越来越重要，很多模拟电路在数字领域也变得能够实现[1]。采样保持电路是流水线A/D转换器极为重要的组成部分，使用即可以减少A/D转换器的大部分动态误差，尤其是输入信号当中高频模块的误差。

另外一方面，整个转换器由前端的采样保持器控制其动态波动大小，因此S/H电路性能非常的重要，其中精度和电压是影响A/D转换器性能的最重要因素。很多场合下，便携式视频设备，个人通讯设备等产品，都需要保持高采样率以及低功耗。然而S/H电路消耗占总消耗的很大比例。因此，S/H设计的优良与否决定了整个电路的性能。 TSMC+ADC采样保持电路中运算放大器的设计:http://www.youerw.com/tongxin/lunwen_201650.html