基于FPGA的低杂散小数分频频率源研究

摘要在通信系统和电子测量仪器仪表中,我们经常会用到细步进低杂散频率合成源，其中包含倍频器、分频器、滤波器、DDS、PLL、放大器等大量射频电路。本课题旨在通过查阅大量相关文献资料，帮助并了解目前低杂散频率合成源的主要实现手段，并对一个工作在L波段的宽带频率低杂散小步进合成源进行设计，其中分频器部分采用DDS IC或FPGA来设计实现。训练并掌握频率综合器及FPGA应用电路设计的一般步骤和方法。在对不同种类的频率合成技术进行研究，并实现在设计频率合成电路的过程中将其有机结合运用。27325
关键词频率合成可编程门阵列锁相环   小数分频
毕业论文设计说明书外文摘要
Title     Study on Low Spurious Frequency Source with Fractional Frequency Devider Based on FPGA
Abstract
In the communication system and electronic measuring instruments, we often use the fine stepper low spurious frequency synthesizer source, which contains the frequency multiplier, pider, filter, DDS, PLL, amplifiers, ALC and sampling mixer so a lot of RF circuit module. This paper aims to consult a large number of relevant documents, help and understanding of the main means of achieving the current low spurious frequency synthesizer source, and a job at L-band wideband frequency low stray small step synthesis source design, which pide section uses FPGA design implementation. Training and master the general steps and methods frequency synthesizer circuit design and FPGA applications. In the study of different types of frequency synthesizer technology, and will be implemented in the design process of the frequency synthesizer circuit combine its use.
Keywords Frequency Synthesize FPGA PLL   Fractional pider
目   次
1 引言（或绪论）    1
1.1 频率合成技术的概念与发展    1
1.2 频率合成技术的实现方法    1
1.3 几种频率合成技术的对比    2
2 系统组成    5
3 参考外置分频电路    7
3.1 概述    7
3.2 DDS分频    7
3.2.1 DDS分频电路    7
3.2.2 利用VHDL语言实现DDS分频    14
4 集成锁相环电路    18
4.1 原理设计    18
4.2 电路仿真    18
4.3 控制程序    20
5 参考滤波器设计    22
6 输出放大器    23
6.1 电路原理    23
6.2 仿真结果    24
7 电源电路    25
结论    26
致谢    27
参考文献28
1 引言（或绪论）
1.1 频率合成技术的概念与发展
频率合成是指由一个或多个有着相对较高的稳定度和精确度频率的参考信号源通过频率域的线性运算，使得具有同样稳定度和精确度的大量离散频率信号生成的过程。
频率合成器即实现频率合成的电路，是现代电子系统的重要组成部分。在测试设备中，频率合成器可作为标准信号源；在雷达、通信及导航之类的设备中，频率合成器既能充当发射机激励信号源的角色，又可以作为接收机的本地振荡器；在电子对抗设备中，它还可以作为干扰信号发生器，因此频率合成器被人们称为许多电子系统的“心脏”。
频率合成技术最早起源于上个世纪三十年代左右，距今已有八十多年的发展历史。而其实现途径主要有三种方法：1、DDS技术：即直接频率合成，其优点是响应速度快，缺点是成本高，且不能做到任意频率的合成，主要用于军事通信。2、PLL：即锁相环频率合成技术。优点是成本低，可合成任意频率，缺点是响应慢，因而主要用于民用设备。3、DDS+PLL，即结合上述两项技术。其优点在于能够兼备二者优势，继而主要用在专业领域。早期最原始的频率合成器结构十分单一，其设计理念为要设置多少输出接点，就设置多少个晶体的一组晶体振荡器。这样的器件其内设晶体直接决定了合成频率的稳定度与准确度，通过人工操作实现频率的切换，组件电路对其运行参数实际影响很小。非相干合成法不久便取代了这种合成方法，其工作方式是使用相对较少的晶体器件产生更多的频率，不仅使得运行成本大大降低，同时合成频率的稳定度也有了大幅提高。基于FPGA的低杂散小数分频频率源研究:http://www.youerw.com/tongxin/lunwen_21791.html