图2-1 DDS基本结构

2。1。1。1参考时钟

为电路提供精确频率间隔的是较高稳定度的晶体振荡器组成了参考时钟。是重要部件之一，相位累加器加法器和反馈寄存器组成了相位累加器，其结构如上图所示，参考时钟信号脉冲都以相位增量的频率控制字M的形式进入相位累加器并同存储的相位累加值相加以得到归一化的相位值，再进入正弦查找表进行查询。由于在相位累加器中的正弦波幅度增量和相位增量一个是线性的、一个是非线性的。因此，在时钟脉冲这一条件下，DDS可以利用相位具有线性变化这一特质，可以实现相位以单个步长为单位的增加，以决定输出信号的频率与精度。文献综述

2。1。1。2正弦查表

       在时钟脉冲的持续作用下，对应正弦查找表，把相位累加器中输出的累加相位序列码信息转换成幅度序列码信息，整个过程由ROM实现。

2。1。1。3数模转换器

       从正弦查找表ROM中输出的D位二进制输出幅度值通过DAC转变为连续的模拟正弦波信号，既有输出电压信号也有输出电流信号。在实际操作过程中，该转换器输出的不是完全的正弦波而是阶梯形的正弦波，此时输出波形的精确度受DAC分辨率较大的影响：输出波形的精确的随着DAC精确度的提升而上升，故在设计中，应当将DAC的分辨率考虑在内，转换精度、转换速率、参考时钟、线性度、功耗等指标也应当考虑在内。目前，随着DAC对DDS输出频谱的影响逐渐增大，同时，DDS自身集成DAC，因此，在实际操作过程之中，应该合理选择DDS芯片，考虑实际操作需要。在芯片厂商之中，多家芯片厂家已集成sinc滤波器，其目的是为了使其中效果更好，输出正弦波更加平滑。恰巧，与本次实验相符合时是DDS芯片还集成了锁相环、倍频器及数字控制单元等,在本次课程设计之中起到了极大的作用。来`自+优-尔^论:文,网www.youerw.com +QQ752018766-

2。1。1。2低通滤波器

因为DAC的输出模拟信号中有一定的杂散信号出现，输出频谱之间存在重复的混叠现象。其中，参考时钟整数倍频率是杂散信号的中心,故在DAC之后添加滤波器，必经过分析MC输出阶梯波的频谱中除主频f。外,在fclk,2fclk…两边±fO处均存在非谐波分量,幅值包络为sine函数。经分析将截止频率为的低通滤波器接入到D/A转换器的输出端,来得到主频f。。

2。1。3输出信号的参数

在奈奎斯特采样定律和查表法的基础上，通过DDS可以产生需要的波形。具体方法：第一，根据实际需要改变存储在正弦查找表中的数据，每一个时钟的到来，相位累加器累加一个频率控制字M。因为波形存储器中的相位信息与波形存储器中的地址相互对应。所以相位累加器中的输出是通过对正弦表的的查询,据此得到正弦表中对应波形的幅度值, 输出的数据由波形存储器将送到D/A转换器。数字形式的波形幅度值由D/A转换器转换变成一定频率的阶梯型信号,通过低通滤波器利用滤波的方式，得到频谱干净平滑的信号。