（4) 功能丰富的应用工具箱(如滤波器设计工具箱、通信信号工具箱等) ，用户能够方便使用。

MATLAB的应用范围非常广，包括信号和图像处理、通讯、控制系统设计、测试和测量、财务建模和分析以及计算生物学等众多应用领域。

 DSP Builder是Altera公司推出的面向DSP开发的系统级工具，DSP Builder将The MathWorks MATLAB和电路的设计仿真与VHDL综合并整合在一起，实现了这些工具的集成。DSP Builder是一个算法级的设计工具，实现了算法仿真建模和硬件实现的无缝衔接。DSP Builder依赖于Math Works公司的数学分析工具Matlab/Simulink，以Simulink的Blockset出现，可以在Simulink中进行图形化设计和仿真，同时又通过Signal Compiler可以把Matlab/Simulink的设计文件（。mdl）转成相应的硬件描述语言VHDL设计文件（。vhdl）,以及用于控制综合与编译的TCL脚本。而对后者的处理可以由FPGA/CPLD开发工具Quartus II来完成。

Altera Quartus II 是一种可编程逻辑的设计环境，因为Quartus II 强大的设计能力以及直观易用的接口，很多数字系统设计者越来越喜欢使用它。Quartus II是Altera公司的综合性PLD/FPGA开发软件，包括原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多种设计输入形式，内含自带的综合器和仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。Quartus II可以在XP、Linux以及Unix上使用，可以使用TCL脚本和完善的用户图形界面来完成设计，具有运行速度快，界面简单，功能强大，学习者使用便利等优点。

Quartus II支持Altera的IP核，包含宏功能模块库，用户通过充分利用成熟的模块，达到简化设计的复杂性，加快了设计速度等目的。Quartus II对第三方EDA工具的友好支持也让用户能够在设计流程的各个阶段中使用自己熟知的第三方EDA工具。而且它还支持Altera的片上可编程系统（SOPC）开发，集系统级的设计、嵌入式软件的开发、可编程逻辑的设计于一体，是一种综合性的开发平台。它同时集成了SOPC和HardCopy设计流程，也继承了Maxplus II的优点，具有友好的图形界面及简单的使用方法。

3  数字滤波器原理与实现方法

3。1  FIR滤波器的原理与结构

FIR数字滤波器，冲击响应是有限长的，又称为非递归型滤波器,是一个线性时不变系统(LTI)[5]。数字上N阶的FIR滤波器系统差分方程为表达式（3。1）：

其中，N是FIR 滤波器阶数，是FIR 滤波器的第i级抽头系数,表示第n 时刻的输入样本，为滤波器的输出样本。

对进行Z 变换得到FIR 的传递函数，其为式 (3。2)： (3。2)

令传递函数等于零得到滤波器的零点，FIR只有零点，常被称作”全零点滤波器”。

FIR滤波器的结构如下图3。1，就是一个分节的延时器，把每一节的输出进行加权后累加得到滤波器的输出。

                     图3。1  FIR数字滤波器的基本结构

FIR 滤波器的一般实现结构可以分为串行结构，改进的串行结构和并行结构。

串行结构的FIR 滤波器也就是FIR滤波器的一般结构，将每一级延迟的输出进行加权再累加，得出总的滤波输出，得知运算中最主要是乘累加运算，其中FIR滤波器在整个滤波过程中进行了N次乘法运算和（N-1）次加法运算。N的大小决定了滤波器的运算量[6]，当N很小时，运算较少，延迟不大，且占用的硬件资源较少，比较容易实现；当N 很大时，庞大的运算量以及较高的延迟，对于实现高速信号处理将十分困难，同时FIR的硬件结构也会非常庞大，性能与硬件结构之间就会存在矛盾[7]。 数字滤波器的设计及其FPGA实现(5):http://www.youerw.com/tongxin/lunwen_90602.html