M-RAM 1 2 2 4 4 6 9

DSP块 6 10 10 13 14 18 22

最大用户I/O 426 586 706 726 822 1022 1238

锁相环 6 6 6 10 12 12 12

2。3。2 器件组成

Stratix器件中一共有八个端口，其中，端口 1/2/5/6 支持调整的低压差分信号，而端口 3/4/7/8 匹配相对低速PCI总线标准。它内置的锁相环给FPGA供给充足的运算存储资源。另外，增强型锁相环(Enhanced PLL)为FPGA内部提供丰富的全局时钟资源，同时也为外部存储器提供采样时钟。

锁相环以及接口信号构成器件信号组。器件里面存在许多RAM块和DSP块，这些组件是均匀排版的，这很好的增强了横向性能。

2。4 FPGA的设计流程

 设计FPGA包括规格确认、设计电路、功能仿真、综合、仿真、布局布线及验证结果等。如图2。1所示。

图2。1 完整的FPGA设计流程

2。5 本章总结

本章简单介绍了可编程逻辑器件以及Stratix FPGA的结构功能特点，用流程图的形式生动形象说明设计FPGA的过程，为第五章的实例提供了理论依据。

3 FIR数字滤波器的原理及设计 

3。1 数字滤波器

数字滤波器意思是将信号进行一定操作而赋予想要特征的器件。输入信号进入数字滤波器后，经过卷积得到符合要求的输出信号。数字滤波器包含有限长单位冲激响应和无限长单位冲激响应。两者的区别只在于卷积次数，FIR滤波器的卷积数目是可数的，而IIR与之相反。

3。2 FIR滤波器的优缺点

FIR滤波器具有如下的优缺点：

优点：

1。同时保证精确的幅频和相频特性；

2。因为不包含反馈，所以很稳定；

3。具有线性的设计方法；

4。硬件容易实现；

缺点：

1跟无限长单位冲激响应滤波器相比，阶数多；

2。延迟方面比无限长单位冲激响应滤波器要过大。

FIR滤波器拥有众多优点，但两个缺点注定不能直接用来设计滤波器。然而，当FPGA和FIR滤波器结合时，FPGA的优势可以很好的缓和FIR的缺点，让FIR滤波器符合滤波要求。

3。3 FIR数字滤波器的基本结构

FIR滤波器的组成形式主要有四种。其中，第一种：直接型结构的FIR滤波器因赋给每个乘法器的操作数为一个FIR系数，也被称为“横向滤波器”；第二种：级联型结构的FIR滤波器可以很好控制传输零点，但是相应的需要更多的存储器来存储增加的乘法运算产生的数据；第三种：线性FIR可以在一定频率范围内维持相位完整性，进一步简化滤波器结构；第四种：频率采样型结构是将滤波器参数化的结构，非常适合与窄带滤波，复用性强，但是具体实现比较困难，无法正好抵消零极点的影响，导致系统混乱 。 VHDL+FPGA的高阶FIR滤波器设计+程序(3):http://www.youerw.com/tongxin/lunwen_91115.html