摘要随着集成电路的发展与零中频结构的灵敏度等性能的日益提高，零中频收发信机以其结构简单，易于集成的优点迅速发展起来。本文主要完成了对宽带零中频收发信机的研究与实现。
本文以接收机为例分析比较了零中频和超外差两种结构，并确定最终使用RF捷变收发器芯片AD9361来完成宽带零中频收发信机的设计。以AD9361为核心芯片，设计了收发信机的总体方案，并给出了外围模块的电路图，完成收发信机的设计。介绍了 AD9361的配置流程，并且对该收发信机的性能参数进行了测试与分析。79782
毕业论文关键词:零中频 收发机 FPGA 射频芯片
毕业设计说明书中文摘要
毕业设计说明书外文摘要
Title Research and Design of Broadband Zero-IF Transceiver
Abstract With the development of the integrated circuit and the sensitivity of zero-IF structure, the zero-IF transceiver has rapid development because of the advantages what a simple structure and easy to integrate。 The research and implementation of broadband zero-IF transceiver are completed in this paper。
The receiver as an example to analyze and compare the two structures of zero-IF and super-heterodyne, and determines the design of the RF receiver chip AD9361 in this paper。 Taking AD9361 as the core chip, the overall scheme of the transceiver is designed, and the circuit diagram of the peripheral module is given。 The configuration process of AD9361 is simply introduced, and the performance of the transceiver is tested in the analysis and comparison。
Keywords: Zero-IF Transceiver FPGA RF-chip
目录
1。绪论 1
1。1 本课题的研究背景及意义 1
1。3 本文的工作及章节安排 3
2。收发信机射频前端方案选择 4
2。1 收发信机实现方案的比较 4
2。2 主要技术指标要求及分析 9
2。3 系统的性能指标 12
2。4 本章小结 13
3。基于AD9361的宽带零中频收发前端实现方案 14
3。1 宽带零中频收发前端硬件设计 14
3。2 本章小结 17
4。 AD9361射频前端的校准配置 18
4。1 射频前端的配置流程 18
4。2 校准过程 20
4。3 本章小结 26
5。收发信机射频前端性能测试 27
5。1 射频收发前端性能测试 27
5。2 本章小结 32
结论 33
致谢 34
参考文献 35
1。绪论
1。1 本课题研究背景及意义
近年来，无线电理论的迅速发展使得无线电通讯技术越来越重要。无论是在民用上，还是军用上，都给我们带来了很大的便利。从最早的调频调幅收音机，到现在3G、4G的出现，都说明了无线电通讯技术越来越接近我们的生活。其中，无线通信系统在这里起着至关重要的作用。 AD9361+FPGA宽带零中频收发信机设计与实现:http://www.youerw.com/tongxin/lunwen_92395.html