虽然eMMC芯片具有非常好的性能,但是eMMC技术刚刚兴起不久,针对eMMC控制器的实现方式也多为软件方式实现,一般通过微处理器上运行驱动程序来发送命令,通过eMMC所提供的标准接口来实现对eMMC的控制。
根据市场对高速存储的要求,通过软件实现的eMMC器件有着很多的的不足。
1。 eMMC芯片的读写速度慢。通过软件控制的eMMC芯片,一般使用8位数据线的上升沿的单沿模式,很少使用上升沿和下降沿的双沿模式,即便使用了eMMC的双沿模式,因为通过软件实现,其不能满足高速存储读写带宽的要求。
2。接口复杂,使用不方便。开发人员需要对eMMC的底层协议很了解才能实现对eMMC的读写控制;并且针对应用而开发的eMMC控制器很多是通过软件实现的,因而导致移植麻烦,通用性差。
而FPGA有丰富的逻辑资源,逻辑单元规模大,采用FPGA作为硬件控制代替软件控制,具有通用性强,操作接口方便,具有高速读写的优点。
在雷达领域中,具有明显优势的eMMC设备也可以代替传统的flash芯片,并用FPGA作为主控芯片,支持eMMC5。0协议的单片芯片的串行写入速度可以达到200MB/s,远远大于flash芯片的写入速度。本文研究设计了以eMMC为基本存储阵列,按并行和流水的方式进行大带宽数据存储,并开展相关电路的设计、关键功能的仿真和调试。
1。2高速数据存储的国内外发展概况
1。3 eMMC存储器的发展趋势
2.基于FPGA的eMMC控制器设计的总体方案
2。1 引言
要实现FPGA对eMMC芯片的读写控制,关键是要实现FPGA与eMMC的内置控制器的相互交互。根据eMMC5。0的相关协议,对eMMC芯片进行读写控制之前的要进行配置操作。这就需要一个完整的控制流程,来实现FPGA对eMMC芯片。
2。2总体方案选择
2。2。1系统功能需求
研制一套适用于雷达领域中的高速数据存储系统,包括系统的软件和系统的硬件,两者需要有机地结合。雷达存储系统要求的数据存储模块的串行写入速度为400MB/s,读取速度200MB/s以上,存储容量大于128GB。来;自]优Y尔E论L文W网www.youerw.com +QQ752018766-
图2。1 硬件框图
通过需求分析,得到图2。1的硬件框图。该系统由两大部分组成:主控部分和存储部分。他们之间的通信是通过软件编程控制,由时钟信号线Clock,命令信号线CMD和数据传输线Data,传递相应的信息。
软件部分,本设计采用ISE软件通过Verilog语言编程实现。ISE它可以完成FPGA的全部开发流程,包括设计输入、仿真、综合、布局布线、生成BIT文件、配置以及在线调试等,功能非常强大,还具有非常完备的IP核,给软件编程带来了极大的方便,能满足软件的需求。
2。2。2总体方案确定
本设计采用用FPGA作为硬件的主控芯片,采用4个三星的eMMC芯片作为存储阵列。设计重点是如何实现一个基于FPGA的eMMC控制器,根据eMMC的相关协议,该控制器包括初始化模块、主控模块、eMMC接口逻辑模块、数据处理模块和时钟控制模块。
eMMC存储器的基于FPGA的数据读写控制(3):http://www.youerw.com/tongxin/lunwen_96715.html