子被耗尽。但对实际的PIN管来说,I 层不可能做到纯粹的本征层。图 2-1(b)是PIN
管在零偏压时的空间电荷分布状态,此时PIN管处于平衡状态,故无净电流;由于此
时 I 层的杂质浓度很低,耗尽层很宽,因此 PIN 管在零偏压的状态下有很高的阻抗。
图 2-1(c)是 PIN管上加反偏压(N极为正,P极为负)的空间电荷分布,此时耗尽
层展宽,反向电流很小。随着反向偏压的增大,耗尽层不断展宽,当耗尽层的宽度与
本征层宽度一致时,成为“穿通状态” ,此时的反偏电压称为穿通电压。
PIN管在反偏时的阻抗比零偏时更大,在穿通后近似为常值,故PIN管在作为开
关使用时,偏置电压必须高于反向穿通电压才能确保PIN管处于高阻状态。此处的穿
通电压与击穿电压不同,击穿电压通常较高,可达几十甚至几百伏特。当PIN管加上
正偏压时,载流子注入本征层,即空穴从P区注入 I 层,电子从 N层注入 I 层,如果
本征层的厚度小于载流子的扩散长度,或小于注入移动载流子的存活期,则注入的载
流子为均匀分布,电子和空穴有相等的聚集程度,在这种条件下,本征层的电阻率随
正向偏压的增加而下降。载流子的扩散减小了本征层的电阻率,且它进一步随正向偏
压的增加而减小,因而二极管在这种状态提供十分低的阻抗。这样,PIN管就像一个
开关,在反偏时处于开路,在正偏时处于短路[20-27]图 2-1 PIN管的结构: (a) () PI N γ
++管的结构(b)零偏压下 PN结空间电荷分布情况(c)穿通电压下的 () PI N γ
为了达到 PIN管的低阻状态, 就必须让本征层中移动的载流子的存活期大于工作
频率的时间周期,这使得PIN管在较低频率时并不很有效,而 I 层电压(或偏压)与
电阻的关系被称为电导调制。本文要求 PIN管工作在毫米波频段,因此 PIN管可达到
良好的开关状态。 反偏和正偏条件下PIN管封装的简化等效电路如图2-2所示。图中 s
L 和 p C 为封装的串联电感和并联电容, jR 是欧姆接触电阻, jC 是二极管的结电容。在正偏条件下, j
R 是总的二极管电阻,它由本征层电阻和欧姆接触电阻所组成
图 2-2 PIN管的等效电路: (a)正向等效电路 (b)反向等效电路
2.2 GaAs FET MMIC 开关
与传统 PIN二极管开关相比,GaAs FET 基开关[23,24]
固有的优势为:①偏置网络
简单;②直流功率要求小,可以忽略;③驱动电路简单;④开关速度更快等。另外,
FET基开关的单片实现让在一个仅几平方毫米的芯片上增加更多功能成为了可能。单
片实现可以获得一些非常高的性能,在非常小的芯片上实现极其复杂的电路,并且具
有良好的应用控制结构。
FET开关是一个三端器件,其中栅极偏置电压 g V 控制开关的状态。FET 作为压控
电阻器,其栅极控制沟道的漏源电阻。固有的栅源电容、漏栅电容和器件的寄生效应
限制了 FET开关的高频性能。
在典型的开关模式中,当栅源负偏置在数值上大于夹断电压 p V ( gsp VV > )时,
产生一个高阻抗状态;当零偏置栅电压加载到栅极时,则产生一个低阻抗状态。FET
开关事实上在两个状态下都不需要直流功率,因此,对于所有实际应用,从功率消耗
的角度来看,FET开关都可看作是无源器件。FET开关可忽略直流功率的要求极大地
简化了驱动电路。在平面结构中,栅极位于源极和漏极终端之间,FET开关工作为双
向开关。
图 2-3给出了常规 FET的简化横截面结构。在零栅偏置条件下,除了零场情况下
- 上一篇:基于组态软件的汽车故障设置检测系统设计
- 下一篇:Matlab数字水印信息隐藏技术实现+文献综述
-
-
-
-
-
-
-
江苏省某高中学生体质现状的调查研究
现代简约美式风格在室内家装中的运用
中国传统元素在游戏角色...
高警觉工作人群的元情绪...
巴金《激流三部曲》高觉新的悲剧命运
浅析中国古代宗法制度
NFC协议物理层的软件实现+文献综述
C++最短路径算法研究和程序设计
上市公司股权结构对经营绩效的影响研究
g-C3N4光催化剂的制备和光催化性能研究