的耗尽层厚度外,沟道区域实际上处于导通状态。这样,当电流小于沟道饱和电流 dss
时,FET可模拟为一个线性电阻器。当加载一个负栅源电压时,并使 gsp VV > 时,沟
道区域中的自由电荷载流子被完全耗尽。在这种条件下,FET可模拟为一个电阻和电
容的串并联组合网络。FET中与电阻性和电容性区域相关的部分如图2-3(a)所示。
假定栅极代表在工作频率点的一个高 RF 阻抗,关状态等效电路可表示为一个电阻和
一个电容的并联,如图 2-3(b)所示。当 1 dss g g I Cr ω >> 时,有效的漏源电容简单地
等于( 2 sd g CC + ) ,有效的漏电阻等于 d r 与 22
2( ) g g Cr ω 的并联值。开关FET的优点
指数可以表示为其有效的关状态电阻与开状态电阻的比值。