FGPA发展到现在，其结构大都是一种基于SRAM的可编程逻辑器件，它具备易于反复配置的结构。正是因为这一点FPGA才具有很强的适应性。查找表，即LUT (Look-Up-Table) [6]，其根本特质其实就是RAM。就针对4输入LUT而言，每一个都可做是一个具有4位地址线的，16位数据线的RAM。当前主流的FPGA芯片中，有很大一部分都是使用4输入的LUT,也存在许多高档的芯片可以使用6输入的LUT。它主要的工作方式是描述一个逻辑电路，设计者首先要通过一种方式来描述一个逻辑电路，这种描述逻辑电路的方式可以是画原理图，也可以是使用相应编程语言。之后开发软件就会计算刚才描述的逻辑电路的所有可能结果，随后再将这些所有可能的结果以真值表的形式导入RAM中。最后当有信号输入的时候，就可以根据输入和真值表来确定输出的内容，到此LUT的工作就算是结束了[7]。

1。3 国内外发展状况

1。4 本论文的研究内容

1。4。1 设计目的

  通过外部时钟、配置电路以及电源电路等外围电路的辅助下，利用FPGA芯片做视频采集、存储、发送等功能。组成一个可操作性强的视频采集系统

1。4。2 技术路线选择

视频信号的处理过程就相当于是拍摄视频信号的逆过程。利用FPGA芯片作为主体来对高清视频信号HD-SDI进行处理，大致可以有三种办法。方案一：将高速率的HD_SDI信号减速，将减速后的视频信号送入FPGA处理，减速的最常见方式就是串并转换，这点不难实现;方案二：方案二与方案一类似，不过不同之处在于视频信号减速的地方，方案一是在芯片外，借助串并转换芯片来实现减速，而方案二则是在芯片内部将视频信号减速;方案三：该方案则是利用FPGA的内部高速收发器实现信号接收，然后在对视频信号做处理。第一种方案的优点就是它在串并转换芯片的辅助下，使得接收处理系统设计更加简单，稳定。第二种方案设计相比第一种设计就会变得复杂。第三种方案则是能有效利用FPGA内部资源，配置相对比较灵活，但是很难实现而且耗资相对其他两个方案也是非常高的，由于方案一的可操作性高，易于理解。因此这次设计选择了第一种方案作为开展的研究技术路线[10]。

1。4。3 系统总体框架

首先将信号送入均衡器使得高清信号能够得到较好的采集和恢复。随后为了处理数据速率高达1。485Gbps的高清信号，在将高清信号送入FPGA前需要通过串并转换来降低速率。先将数据均衡在降速然后送入到FPGA，FPGA接收到信号并做相应的处理。最后在通过并串转换输出可以显示的音视频信号。由于本次设计是要实现4路高清信号的采集，所以大致流程图如图1。1

系统框架

有了主体框架还需要一些辅助电路的支持，针对本次的毕业论文，辅助电路主要是电源电路和配置电路。在后面的章节里面对这两个部分有详细的介绍。关于音视频同步的问题也介绍了解决方案，设计了对应的模块将音频嵌入视频中。

2 FPGA设计基础

2。1 Cyclone IV E概述

Cyclone IV E 系列 FPGA 是原 Altera 公司（现已被 Intel 收购，为 Intel 可编程事业部——PSG）于 2009 年发布的一个主打低功耗，高性价比的 FPGA 产品系列[11]。该系列产品使用经过优化的 60-nm 低功耗工艺，降低内核工作电压到 1。2V，部分低功耗系列产品可工作在低至 1V 的内核工作电压下，非常适合应用在对成本和功耗有较高要求的场合，如仪器仪表类产品，工业控制产品，LED 显示屏驱动卡等等设备。 现在的FPGA芯片大都具备三类基本资源：