第一章：简单介绍了转发式雷达回波中频模拟器的研究背景以及国内外的研究现状，并 介绍了本论文的研究内容及结构安排。

第二章：介绍了转发式雷达回波中频模拟器的基本原理以及涉及到的基础理论。把线性 调频信号作为雷达的发射信号，对雷达回波信号建立模型。给出了该模拟器的各个模块的详 细的 MATLAB 仿真波形和，并对其做了比较详细的分析。

本科毕业设计说明书 第 3 页

第三章：对应 MATLAB 仿真流程对每个模块进行了硬件程序设计，并介绍了编程思路及 硬件的仿真波形。

第四章：对全文进行了总结阐述。

第 4 页 本科毕业设计说明书

2 转发式雷达回波中频模拟器的相关理论及仿真

本章把转发式雷达回波中频模拟器采集到的雷达的发射信号看做线性调频信号,对目标 回波建立模型做了详细的分析，给出了整个模拟器的设计过程中涉及到的相关基础理论及各 部分的仿真验证的详细介绍。

2。1 雷达模拟器系统总体结构

转发式雷达回波中频模拟器有两部分组成，分别为射频前端和信号处理板。射频前端负 责接收雷达的高频信号，混频至中频信号传输给信号处理板以及接收信号处理板的中频信号 输出，混频至高频回传给雷达接收机。信号处理板的主要功能是实现目标模拟的数字信号处 理，包括信号采集、上位机通信、目标信息载入、信号输出等部分。转发式雷达回波中频模 拟器的总体结构如图 2。1 所示。

图 2。1 转发式雷达回波中频模拟器的总体结构图

该模拟器数字信号处理板与射频前端模块的连接包括 10MHz 基准时钟、雷达 270MHz 中频信号以及雷达模拟的中频回波信号。而数字信号处理板与上位机通过网口通信，主要接 收上位机的指令信息和回传模拟的目标航迹。电源模块为数字信号处理板、射频前端、上位 机提供电源。文献综述

本文主要讨论该模拟器的信号处理过程的仿真和硬件实现部分。硬件部分由 FPGA、1 路 ADC、1 路 DAC、1 路网口和 1 路串口等组成。FPAG 内嵌处理器完成和计算机的通信， 包括参数控制、状态回传显示等。系统功能完全在单片 FPGA 上实现，属于 SOC(System On Chip)系统，具有高可靠性的优点。

该模拟器的一些性能指标要求：

本科毕业设计说明书 第 5 页

1、测距范围为 0~24。030km。该模拟器为转发式模拟器，在忽略系统延时基础上可实现 实时存储转发，所以可设置的最小目标距离为 0km；最大测距范围由雷达发射波形的最大脉 冲重复周期决定，在本文中使用的发射波形为参差 CPI，最大 PRF 长度为 160。2us，其中 c 为 光速，计算可得此参数环境下的最大测距范围为 24。030km。

2、测距精度为 0。833m。本系统中通过对信号的延时体现目标距离，硬件实现中采用粗 时延与精时延两种方案结合以满足精度要求。对于延时过程，延时的精度取决于延时操作的 最小时间间隔，即取决于精延时所用的时钟频率，根据本系统 180M 精延时时钟，可计算得 距离精度为 0。833m。

3、若使目标的速度范围达到-1500m/s~1500m/s，则目标引起的最大多普勒频移为 56kHz。 在硬件实现中我们采用 60M 时钟使 DDS 核工作，可产生的最大频移为 60MHz，完全可以产 生相应的本地信号，使目标加上 56kHz 的频移。

4、频率精度为 0。01397Hz。所需的目标速度最终转化为 DDS 的输入频率控制字，目标 速度分辨率即取决于 DDS 工作中产生信号的频率分辨率。按照上述参数设置的 DDS 可产生 的信号频率的频率精度为 0。01397Hz。来`自+优-尔^论:文,网www.youerw.com +QQ752018766-