DDS 的频率低的先天劣势下，为了获得更改的频率，采取了折中的方案，如混合式合成 技术。混合色合成技术是将 DDS 和 PLL 结合起来[10]，通过将 DDS 产生低频信号作为 PLL 的 基准信号，再进行跟踪合成出高频率的信号。由于 PLL 有个跟踪过程，这种方案大大损坏了 DDS 频率快速变换的特点。

1。3 DDS 实现方案

目前 DDS 的发展十分迅速，各种商业公司也都意识的 DDS 的商业价值，纷纷投入研发， 推出了各种性能高，功耗小的 DDS 芯片产品，和以 DDS 为核心的各种芯片。例如，美国高 通公司（Qualcomm）推出的 Q2368 芯片[10]，时钟频率为 130MHz，分辨率为 0。03Hz，杂散抑 制度为-76dBc，变频时间为 0。1μs；美国亚德诺半导体公司（Analog Devices）推出可以实现 线性调频的 AD9852、可以两路正交输出的 AD9854，以及以 DDS 作为核心的 QPSK 调制器 AD9853、数字上变频器 AD9856 和 AD9857。因此可以采用这些高性能 DDS 单片电路来解决 方案之一。

虽然专用 DDS 芯片性能好，但功能单一，而且控制方式也是固定的，因此不一定符合我 们的需求。而利用 FPGA 搭建的 DDS 则可以根据我们的需要方便地实现各种比较复杂的功能， 如调频、调相和调幅功能，实用性强。利用 FPGA 方案输出的信号，虽然达不到专用 DDS 芯 片的水平，但如果信号精度误差达到我们的要求，那么 FPGA 方案也是一种解决方案之一。

1。4 本文章节安排

第 1 章：介绍了 DDS 的概念，相对于传统频率合成器的优势，以及 DDS 发展过程，目 前研究热点问题，和主要解决方案。

第 2 章：分析了 DDS 的数学模型以及其输出频谱结构，介绍了 DDS 的主要杂散源及其 抑制方法。

本科毕业设计说明书 第 3页

第 3 章：介绍了本次毕业设计采取的实现方案，以及方案框图。

第 4 章：详细介绍了本次方案的设计过程，设计电路图，PCB 图。 第 5 章：介绍了 AD9912 的通信方法，以及 FPGA 程序设计。

第 6 章：介绍了成品调试过程以及成品的性能参数的测试结果。

第 4页 本科毕业设计说明书

2 DDS 数学模型和性能分析

2。1 DDS 数学模型及输出频谱结构

根据时域采样定理，一个最高频率为 fm 的信号，如果利用 fs > 2fm 的采样频率进行 采样[10]，则能够完整保留此信号的全部信息，并能够重新构建出此信号。DDS 正是基于这一 理论。以基准时钟 fs 作为采样频率，构建出一个采样后的信号，然后再恢复出采样前信号， 可以说是采样过程的逆向过程。因此 DDS 的输出频率 fo < fs=2 ，通常取 fo < 0:4fs 。

DDS 是直接从相位出发最终达到合成所需波形的频率合成技术。通常 DDS 由基准时钟， 相位生成器，相位幅度转换器，数字模拟转换器，以及低通滤波器。

相位生成器

基准时钟 fs

图 2。 1 DDS 模型框图

图 2。 1 给出了 DDS 的模型结构。在图中，相位生成器由一个 N 位加法器，一个 N 位寄 存器构成，在基准时钟 fs 的作用下，寄存器将加法器的结果锁存，并回送到加法器，在下一 给时钟作用下，与一个 M 位频率控制字（Frequency Tuning Word , FTW），当累加结果超过 N 位寄存器容量时，寄存器溢出，重新开始计数。因此累加输出一个在时钟作用下的周期性步 进相位序列，这个结果再加上一个相位控制值构成 N 位的相位地址信号序列，通常将 N 为相 位地址信号截取高 A 位作为相位幅度转换器的地址（舍弃了低 B 位，N=A+B），也即进行了 相位截断；相位幅度转换器通过相位与波形幅度一一对应的准则下将相位转化为幅度信息， 通常利用 ROM 存储器存储波形幅度量化信息，并用相位作为地址信号，来实现转换。由于 相位幅度转换后仍然是数字离散信号，需要通过 DAC 将其转换为相应阶梯波模拟信号，然后 通过低通滤波器对阶梯波进行平滑，得到输出波形。文献综述