- 上一篇：Android系统中视频信号的播放程序设计
- 下一篇：CAN总线网络协议分析+文献综述
参考文献 34
附录 35
1 引言
1．1 课题背景及研究内容
随着军事电子技术的发展，在空间通信领域，如跟踪与数据中继卫星系统中，为了实现高速数据中继和测距、测速，必须首先解决传输速率高，占用带宽所带来的问题，咋爱雷达应用领域，各种新体制雷达的出现以及在宽带侦收、电子对抗等不同领域的应用，同样不可避免地面临高速数据的采集和传输问题；因此，采用新的接口技术来解决数据传输这一瓶颈问题显得日益突出。
本课题是采用FPGA对图像进行相应的处理，用SDRAM对图像进行存储，然后通过PCE Express总线接口高速的传向计算机，通过分析接口时序及相应控制芯片的使用，来完成一套完整的基于PCI Express总线接口高速传输系统的硬件和软件的方案设计。
1．2 作者的主要工作
本论文的主要工作是基于PCI Express总线的对FPGA处理后的图像进行相应的传输，主要工作如下：
1、设计总体方案，并且选择合适的PCI Express数据采集卡。
2、编写FPGA程序，使其对图像进行相应的处理及存储，通过PCI Express总线传输给PC机。
3、完成FPGA内程序的仿真与调试
2 总体方案设计
该系统完成的是对外部输入的图像进行采集，以及在FPGA内进行相应的处理后，在输出到PCI总线上，然后通过PEX8112芯片，实现PCI-Express总线到PCI总线的转换，其中PCI-Express接口与PC相连，PCI接口与硬件FPGA相连具体的实现框图如下图2-1所示：
图 2-1
输入的RGB彩色图像经过AD转换器之后，变成数字信号，经过FPGA对图像进行相应的处理，然后把图像数据送入的SDRAM中进行缓存，再有FPGA将SDRAM中的图像数据送到PCI总线上，经过PEX8112芯片转换后，送到PCI-Express总线上，最终通过PCI-E总线送入PC机。
2．1 初始化模块
初始化化模块主要是完成对芯片AD转换器的寄存器配置工作，使得输入的模拟图像信号能够被FPGA识别及相应的处理。
2.1.1 I²C总线
AD芯片提供I²C总线接口，接口的引脚为SCLK和SDATA，FPGA可以通过设计 I²C总线控制器来对AD解码芯片的寄存器进行读写操作，以达到获取或改变其工作状态的目的。
I²C总线传输数据的时序图如下图2-2所示：
图2-2
主从器件在数据线SDA上进行数据传输，时钟线SCL产生时钟信号。当SCL为高电平时，SDA由高电平变为低电平的下降沿被认为是“启动”信号，只有出现“启动”信号后，其它的命令才有效。数据传输开始后，首先发送第一个数据字节，最高位(MSB)在前，其中前7位表示从设备的地址，第8位是读写标志位，为“0”表示向从设备写数据，为“1”表示读数据。当一个地址被送出后，系统内所有设备都将该地址与自己的地址进行比较，如果匹配，则器件被选中。然后再根据R/ W决定是作为从接收器还是从发送器，在开始信号和结束信号之间，主设备可以重复产生多个开始信号，寻址不同的从设备，完成与多个从设备的数据传输。传送数据位时，在SCL高电平期间，要求SDA上传输的数据必须保持稳定；在SCL低电平期间，SDA上的数据可以变化，即允许数据线上的高低电平跳变。
2.1.2 I²C总线控制器
在FPGA中设计I²C总线控制器，就是按照I²C总线的时序，采用有限状态机来实现具体的读写操作。由于对图像的AD转换期的配置只是对其内部寄存器进行写操作的过程，并不涉及读操作，所以只需完成多字节的写操作。AD转换器的寄存器的写操作数据格式如下表2-1所示：
-
Cadence高速低噪声比较器设计
-
USB3.0的CameraLink视频数据传输电路设计
-
DM6446高速DSP数字图像处理系统研究
-
BOTDR高速偏振态扰动装置设计研究
-
FPGA+USB3.0的eMMC数据传输控制上位机软件设计
-
高速DSP2808芯片的信号最小检测系统设计
-
LabVIEW高速数据采集信号分...
江苏省某高中学生体质现状的调查研究
上市公司股权结构对经营绩效的影响研究
C++最短路径算法研究和程序设计
浅析中国古代宗法制度
现代简约美式风格在室内家装中的运用
NFC协议物理层的软件实现+文献综述
高警觉工作人群的元情绪...
巴金《激流三部曲》高觉新的悲剧命运
g-C3N4光催化剂的制备和光催化性能研究
中国传统元素在游戏角色...