1。2 国内外研究现状

1。3 论文章节安排

第一章，绪论。本章主要对DDS技术的研究背景及国内外研究现状做了一个简要介绍，并给出了本文的主要设计内容和设计思想。

第二章，DDS技术的基本原理与特点分析。介绍DDS的基本原理以及基本结构，并对DDS的特性做了分析，最后介绍AD9835芯片的特点。

第三章，硬件设计。介绍SPCE061A和AD9835的外围电路及滤波器的设计过程。

第四章，软件设计。给出总的软件设计流程和各部分子程序。

第五章，调试与结果。介绍调试的基本步骤，给出最后的波形图并分析。

2 DDS技术的基本原理与特点

2。1 DDS技术的基本原理

2。1。1 DDS工作原理与结构总览

DDS直接频率合成技术是基于相位出发来将一系列数字量形式的信号转换成模拟信号的信号合成技术[15-16]。它的基本结构如图2。1所示，它由相位累加器，波形存储器D/A转换器和低通滤波器组成。DDS的基本原理是利用采样原理，通过ROM查表法产生波形。在系统时钟作用下，周期线性增加相位，在ROM表中读出对应于相位的正弦幅度值，再经过D/A转换器转换成模拟信号波形，最后经低通滤波器得到所需求的正弦波形。

图2。1 DDS基本结构

2。1。2 相位累加器

相位累加器是DDS的核心部分，相位累加器是由一个加法器和一个寄存器级联而成，如图2。2所示。每当系统时钟出现一个时钟脉冲时，加法器就将频率控制字K与相位寄存器输出的累加相位数据相加，相加后得到的结果再送至累加寄存器的数据输入端，以使在下一个时钟脉冲时累加器继续将频率控制字K与数据相加[17]。如此反复，相位累加器在系统时钟作用下，将不断对频率控制字K进行线性相位累加。当相位累加器加满一个周期时就会溢出一次。这个周期就是合成信号的周期，该周期的倒数即溢出频率就是DDS合成信号的频率[18]。

合成信号周期为

合成信号频率为

图2。2 相位累加器结构

2。1。3 波形存储器

波形存储器如图2。3所示，其中P为地址线位数，M为存储器存储单元字长

图2。3 波形存储器

波形存储器通过相位累加器输出的相位结果寻址，每一个相位地址上的数据就是正弦波对应相位的幅值，用相位累加器输出的数据作为波形ROM的幅值取样地址，这样就可以将ROM中的波形抽样值经查表法找出并完成相位到幅值的转换。

2。1。4 D/A转换器

由于由波形存储器得到的正弦波幅度信号是数字信号，所以要通过一个D/A转换器将它转换成所需要的正弦阶梯模拟信号。另外这个D/A转换器的工作时钟应该不低于DDS的相位累加器的工作时钟，这样可以确保每一个输出的数字信号都能够及时得转换为对应的模拟信号[19]。

2。1。5 低通滤波器

由D/A转换器输出的模拟信号是正弦阶梯波，所以需要通过低通滤波器滤出D/A转换器输出的不需要的部分从而使波形变得光滑[17]，具体的低通滤波器设计过程将在下面的章节叙述。

2。2 DDS参数计算及分析

在系统时钟f的作用下，相位累加器对频率控制字K进行线性累加，直到相位累加器产生一次溢出，此累加器的溢出频率即为DDS所输出的信号频率。该频率可由以下关系式算出：

其中变量K为频率控制字，也称为相位增量。当K=1是，DDS输出频率最低即DDS的频率分辨率为：