本论文的研究即是以现阶段对数字视频信号发生器的广泛需求为背景，采用FPGA作数字平台，利用Verilog语言在FPGA中设计出了PAL制数字视频信号发生器件。讲述了整个信号发生器系统的硬件组成和软件实现，并对论文中所设计的程序进行了功能仿真，硬件调试等操作。

1。2  视频信号发生器发展现状

1。3  论文研究内容及构成

1。3。1  论文研究内容 

本论文研究课题就是基于如今对数字视频信号发生器的广泛需求而提出和设计的。成文过程中围绕课题进行了对各方面的探讨和研究，包括学习和了解BT656标准接口，数字视频信号中亮度信号与色差信号的量化标准，以及在BT656标准接口下的PAL制视频信号的数据格式，图像构成等。学习FPGA的理论和知识，研究其芯片结构、工作原理、工作模式、技术优点等。并学习硬件描述语言Verilog，在 QuartusII 开发环境下，用其编写信号发生程序，设计出一个基于FPGA的PAL制的视频信号发生器。通过硬件的搭配组合，系统的合理布局，并编写符合要求的FPGA程序代码，设计出一个能输出标准PAL制信号的视频信号发生器。以应用于各方面研究对于PAL制数字视频信号的需求，达到解决问题，弥补缺陷的目的。

1。3。2  论文章节构成文献综述

本文主要介绍一种基于FPGA的PAL制视频发生器的设计与实现方法，其章节构成如下：

第一章绪论主要介绍本课题的研究背景意义以及目前在视频信号发生器研究领域的发展现状，同时简单介绍了FPGA芯片的结构与FPGA技术的特点；

第二章是对信号发生器设计过程中的设计思路、硬件选择、实现方案的综述，并对整个信号发生器的工作原理，各模块作用，工作过程中数据的流向与在各模块中的处理进行了介绍。

第三章用于介绍FPGA开发程序的设计。涉及到了FPGA模块的功能与设计流程，BT656数字视频通信协议，PAL制数字视频的数据格式等程序编写依据。并附有实现不同功能的各部分程序段的仿真结果图。

第四章是对设计完成的系统工作状况的验证与试验平台和验证结果的展示。

最后是对整个毕业设计工作的总结。

2  视频信号发生器系统的实现方案

    本论文中设计的PAL制视频信号发生器，需要具备正确发生测试信号的能力以满足各类研究项目的需求，又要保证发生器系统的应用范围广，使用便捷，操作简易，同时考虑设计成本和使用寿命，因此在系统硬件组成上，需要综合以上所述的各因素来做一个全面的考虑。整个视频信号发生器系统的设计方案与硬件部分的选择将在本章详细介绍。

2。1  系统设计思路与硬件构成

   基于FPGA的PAL制信号发生器系统由上位机，串口电平转换模块，FPGA系统，SRAM存储，ADV7171视频解码模块，以及监视器显示模块构成，其结构图如下：

图2。1  系统结构图

2。1。1  系统各模块功能说明

    1、上位机：上位机指可以直接发出操控命令的计算机，本系统中上位机是指PC系统，其作用是产生需要的数据和指令，并将数据信号和指令信号等信息传送给FPGA。

    2、串口电平转换：RS-232是PC及其兼容机上的串行连接标准。在监视系统和控制系统等系统中得到了普遍应用。而所谓串行接口其功能是转换数据的串行并行格式，完成CPU与外界的数据接受和发送。串行通信按位（bit）发送和接收字节，并行通信按字节（byte）虽然按位比按字节慢，但串口的传输方式使得它可以在同一时间里在两根不同数据线上进行数据的收发操作，在一定程度上又增加了他的通信速度[6]。是一种结构和原理简单但稳定可靠，能够实现远距离通信的器件。串口转换电平芯片模块的存在使得来自于上位机的数据包能够以串行传输的方式，传输到FPGA处理模块，即把来自于CPU的并行传输数据转换成一位一位且8位作一个数据包的形式完成通信。来;自]优Y尔E论L文W网www.youerw.com +QQ752018766-