结论  27

致谢  28

参考文献 29

图4。1  QFN器件其中一半的二维平面几何模型垂直截面图 15

图4。2  QFN器件（带凸点）有限元二维平面结构示意图 15

图4。3  QFN器件由二维模型拖拉成的四分之一三维立体几何模型结构图 16

图4。4  QFN器件有限元二维平面网格划分结果示意图（拖拉前） 17

图4。5  QFN器件有限元三维立体网格划分结果示意图1 18

图4。6  QFN器件有限元三维立体网格划分结果示意图2 19

图4。7  QFN器件二维有限元模型温度加载曲线图 20

图4。8  有限元分析下ANSYS软件中显示的QFN器件的二维等效应力分布图20

图4。9  对称边界条件约束示意图  21

图4。10  ANSYS中Anand模型各参数设置示意图 22

图4。11  时间-载荷历程表1 23

图4。12  时间-载荷历程表2 24

图4。13  温度循环加载曲线及等效塑性应变随时间变化曲线图 25

表4。1  所用QFN器件的相关材料特性参数表 13

表4。2  所用QFN器件中EMC的弹性模量 14

表4。3  所用QFN器件中底充胶的弹性模量 14From+优 尔-论+文W网www.youerw.com 加QQ752018`766

1  引言

1。1  相关概念简述

1。1。1  对微电子芯片封装的简介

由相关书籍记载可知，微电子封装的历史可追溯到1947年美国贝尔实验室的三位举世闻名的科学家肖克莱、布莱顿、巴丁发明的第一只晶体管。通常，常规微电子芯片封装指的是半导体集成电路（IC）芯片及用以保护和固定它的集合体，通过热固性和热塑性材料塑封在一起形成的模块。

1。2  课题研究的目的与意义

工程实际应用中，越来越多的电子器件要求可靠性极尽高、体积极尽小，以便于人员携带和长途运输。尤其显著的是，要求器件外形尺寸在满足加工工艺的条件下尽可能的小。为适应这些近乎苛刻的技术要求,微电子封装技术马不停蹄地向前发展,各种各样的新技术、新工艺与日俱增。多年前，齐学参等人曾对多芯片组件封装技术的未来进行过预测[1]，而实际上，封装技术发展至今，也正如其所预测的那样，MCM的逐渐完善始终推动着电子产业的蓬勃发展。前几年出现的CSP(芯片尺寸封装) 使裸芯片尺寸近乎于整个封装体尺寸。如此一来，在相同封装尺寸的情况下，封装体便可容纳更多的芯片，电路组装密度也因此将有大幅度的提高。但与此同时，工程技术人员在实际应用中也发现，无论采用哪种封装技术，封装后的裸芯片性能相比于封装前总要差些。对于目前市场上流行的QFN器件，由于试图尽可能地保持封装总厚度不变，那么单层芯片就要求越薄越好。然而，在此要求下，芯片拉伸强度将随之减小。此时，在热应力的作用下，超薄芯片的热可靠性问题（诸如热疲劳导致的失效现象等）就显得尤为重要。从华庆[3]和张亚平[4]等人的研究结果可以得知，由芯片至基板的热通路是超薄芯片组装器件的主要散热途径，基板越薄，越有利于器件的散热。另一方面，采用新型多层基板的多芯片组件封装技术[5]解决了高频下维持较低交调噪声带来的传输损耗增大以及大量LSI芯片的同时切换噪声增大的问题，但并没有对器件做出寿命预测。当然，李莉等人也有对超薄芯片叠层封装器件进行热可靠性分析[6]，但也只是得到了热应力最大值和结构翘曲出现的位置。魏顺宇等人通过对多芯片的三维温度场进行有限元模拟与分析[7]，发现芯片内最高温度点位于发射区内的某一位置，却没能指出其具体位置并对热疲劳进行相关研究。显然，目前关于这方面的研究屈指可数。为此，我们有必要对超薄芯片组装器件的热应力与热疲劳进行较为系统的研究。通过李兵等人曾总结的ANSYS在多芯片组件仿真设计中的最新应用进展[8]和鲜飞等人所作的多芯片组件（MCM）技术综述[9]，从中我们可以发现ANSYS在研究超薄芯片组装器件的热应力与热疲劳方面具有重大的应用优势。根据相关文献如秦向南等人的有关研究[10]，用ANSYS建立的有限元模型能够精确地反映MCM温度场分布。由此，参照宋少云等人提到的温度场建模方法[11]、刘玉岚等人求热应力分布解析解的方法[12]、姜青龙等人做的温度-应力耦合场有限元分析[13]、Liu Yu-Lan等人的热压力分布研究[14]、M。A。 Gschwendtner等人的传热研究方法[15]以及Lin Zone-Ching等人的温度场分析[16]，利用ANSYS软件建立有限元模型，对超薄芯片叠层封装器件进行热应力与热疲劳分析并由此预测出其大致使用寿命。论文网 QFN超薄芯片叠层封装器件的热应力与热疲劳(2):http://www.youerw.com/wuli/lunwen_140440.html