Verilog 硬件描述语言由使用范围极广的C语言发展而来，它由GDA于1983年末初次创立，在一开始只开发了一个较为简单的仿真验证工具，接着在之前的基础上设计开发了与之配套的故障模拟器以及对应的时序分析工具。之后因他们设计开发的产品被广泛地使用，Verilog HDL 作为一种方便上手并且实用性很强的硬件描述语言渐渐地被很多设计开发者所使用。两年后Moorby将它的商用仿真器Verilog-XL面向于世并获得较好反响，这使其在短期内得到大范围的使用覆盖率。20331
 把HDL来用于自动综合实现有十年左右的时间。近几年里，我们可以使用各种综合工具来很快地把可综合风格的硬件描述语言模块来转换成实际电路，这使得较为复杂的数字模拟线路系统的开发效率很大地得以提高。在很多在电子工业方面发展得处于领先地位的国家，它已是设计开发数字模拟系统的基础支持。目前在美国使用Verilog 硬件描述语言来进行设计开发工作的程序员已突破十万人，全美有超过200所有相关专业开设的大学使用 VerilogHDL的设计方法开设相应的课程。我国港台地区，所有知名的大学里和电子信息以及计算机科学等相关专业也都开设Verilog课程。大陆地区内因Verilog和VHDL 的使用才投入了几年的时间，其应用普及率尚且不能通过具体的统计数字来表示。但据了解，国内大多数集成电路设计公司都采用Verilog。Verilog开发主要是为较复杂的数字模拟逻辑系统的设计仿真提供支持，，综上所诉，verilog虽然发展历史不长，但在国内外的使用已十分普及，并也已植入到各大高校的相关专业必修课中，对工控等诸多领域的发展都起到了很好的推助作用。 Verilog HDL国内外研究现状:http://www.youerw.com/yanjiu/lunwen_12071.html