毕业论文

打赏
当前位置: 毕业论文 > 自动化 >

FPGA全数字锁相环电机调速系统设计(4)

时间:2022-10-15 22:26来源:毕业论文
第二章 锁相环的基本理论。对本文涉及到的锁相环理论的知识进行详细的介绍, 为下面设计章节提供了理论支持。 第三章 全数字锁相环电机调速系统研

第二章 锁相环的基本理论。对本文涉及到的锁相环理论的知识进行详细的介绍, 为下面设计章节提供了理论支持。

第三章 全数字锁相环电机调速系统研究设计。异或门鉴相器、变模 K 加减计数 器、脉冲加减电路、N 分频电路构成全数字锁相环的实现,然后利用其输出进行调速, 并将速度反馈给鉴相器构成闭环反馈系统。

第四章 数字锁相环电机调速系统的数学模型。对全数字锁相环进行频域分析, 抽象出其控制模型,其次对电机进行数学模型的建立,进行 MATLAB 的仿真。

第五章 实验平台功能验证。对设计的调速系统的可行性和优良性进行验证,得 到本设计的实际设计效果以及存在的问题,便于设计的再次优化。

第二章 锁相环的基本理论

2。1 锁相环的基本结构

锁相环由鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)及 N 分频分 频器这 4 个基本部分构成。不论锁相环种类,简单或复杂,前三个单元是必不可少的单元[12]。如图 2-1 所示

图 2-1 锁相环基本结构

鉴相器把周期性输入信号的相位与反馈信号的相位进行比较,将两输入信号的相 位误差信号输出,即 Ud(t),然后经过环路滤波器(LF)滤除误差信号中的噪声信号、 高频信号和交流分量,从而得到控制电压 Uc(t)并被送入到 VCO;压控振荡器作用在 于产生与输入电压相对应的输出频率,产生调频信号。控制电压改变的振荡器 VCO 输出频率,从而缩小与输入信号的相位误差。

假设环路是锁定的,鉴相器可以看做是线性的, 对于输入信号的相位可以 用θi(t)表示,反馈重构信号的相位表示为θo(t),则 PD 的输出电压为:来,自.优;尔:论[文|网www.youerw.com +QQ752018766-

Ud=Kd(θi-θo) (2-1)

Kd 为鉴相器增益因子,单位 V/rad。

误差信号送入环路滤波器进行滤波处理, 环路滤波器可以滤除误差信号中的高 频分量、 噪声干扰等, 更为重要的作用是可以进行环路的参数调整,降低环路的带 宽,这样可以提高系统的抗干扰能力,是环路更加稳定。从环路滤波器的传递函数角 度来看,环路滤波器作用在于建立环路的动态特性。我们可以用 F(s)表示环路滤波器 的传递函数,傅里叶变换和拉普拉斯变换在线性分析中还是比较有用的 

FPGA全数字锁相环电机调速系统设计(4):http://www.youerw.com/zidonghua/lunwen_100391.html
------分隔线----------------------------
推荐内容