(6)编程下载和配置，将生成的编程文件下载到PLD器件中以实现设计的功能。通常对CPLD器件的下载称为编程(Program)，对于FPGA器件的下载称为配置(Configure)。下载后的FPGA/CPLD器件便是所需要设计的电子系统。
2.1.4 FPGA的配置
FPGA的配置模式具体可以分为并行主模式、主从模式、串行模式以及外设模式。并行主模式的配置模式为一片EPROM和一片FPGA的方式，主从模式为支持一片RPOM编程多片FPGA，串行则采用串行PROM编程FPGA，外设模式以FPGA芯片为处理外设，并对其进行编程。因此，选择合适的配置模式以实现降低功耗，减少成本，成为了系统设计师需要解决的主要问题[6]。
现在，由于FPGA的告诉发展，使得FPGA的密度越来越高，容量越来越大，功耗越来越低，使用者在从中优异性获的好处同时，由于FPGA的未知性能和能力水平不足，使得使用者也面对很大挑战。由于FPGA的容量变大，密度变高，使得FPGA布线变得越来越来复杂，因此带来的严重的收敛问题。另外，不同数量的逻辑功能以及各种借口模块，使得时钟管理与电压分配也成为了一个难以解决的问题。
虽然，随着FPGA的复杂化，使的使用难度加大，FPGA厂商也通过各种方案解决很多问题。在2005年，Synplicity公司和Xilinx公司合资成立开发FPGA的工作组，用以实现FPGA的高效性以及可靠性。软件设计供应商Magma开发出的综合工具Blast FPGA能帮助使用者建立优化的布局，加快时序的收敛，用以实现FPGA的多样化。
FPGA主要生产厂商：
(1)Altera 　　
(2)Xilinx 　　
(3)Actel　　
(4)Lattice 　　
此中Altera和Xilinx旨在出产普通用处的FPGA，其工艺一般为RAM.Actel主要生产不容易失性的FPGA，其产品主要为基于反熔丝的工艺和FLASH的工艺。
2.2 Verilog HDL的介绍
Verilog HDL是在1983年由GDA（GateWay Design Automation）公司的Phill Moorby最先制作并且于1994年被纳为IEEE标准的一种硬件描述语言，用于设计输入。Verilog作为一种高级语言，具有简单明了，高效易用，容易上手的特点，使得verilog语言被大多数设计者广泛的使用。
Verilog HDL语言是由C语言演化而来，其结构与C语言有很大的相似处，其语言结构简单明了，清晰易懂，没有汇编的复杂程度，因此，能够熟练掌握C语言的设计者，对于Verilog HDL语言很容易上手，短时间的学习即可以使用Verilog HDL语言进行设计输入[7]。
然而，Verilog HDL作为一种硬件描述语言，与C语言也有根本性的区别，Verilog HDL具有如下的特点：
能够使用于综合电路设计与电路系统的仿真。
(1)能够在多个层次上对设计系统进行描述。
(2)Verilog HDL电路的描述风格灵活多样。
(3)Verilog HDL具有类似于高级语言的条件、循环以及赋值语句等。
(4)内置多种与或非的逻辑门阵列。
(5)用户可以自由灵活的创建组合逻辑以及时序逻辑。 基于FPGA的八路抢答器的设计+VHDL程序(4):http://www.youerw.com/zidonghua/lunwen_40419.html