其扩展功能可以测量信号的周期和脉冲宽度。
1.2 数字频率计的发展情况
目前国内外使用的测频法主要有直接测频法、游标法、时间-电压变化法、多周
期同步法以及相位比较法等等。直接测频法测量方便、读数简单，但测量精度较低。
游标法采用模拟的方法，与直接测频法相比测量精度有所提高，但是电路设计也复杂
很多。时间-电压变化法是利用电容的充放电时间进行测量，由于经过了 A/D 转换，
所以速度较慢，且抗干扰能力差。多周期同步法受到越来越广泛的应用，其计数闸门
时间是被测信号的整周期倍数，从而消除了对测量信号计数的 1 个字误差，测量精
度大大提高。多周期同步法也有其缺点，不能连续测量信号频率。因此，不同的测频
法有其优点和缺点，采用什么样的测频法要根据测量要求和应用场合来决定，本设计
综合以上几种测频方法，采用等精度测频的原理，保证了整个测量过程中精度保持不编程性相结合， 不但大大缩短了开发研制周期， 而且使本系统具有结构紧凑、 体积小，
测频范围宽、可靠性高，精度高等优点。本课题在FPGA/CPLD 技术越来越成熟，应用
越来越广泛的情况下来实现等精度数字频率计，具有重大的意义。
1.4 本课题的主要内容
本课题介绍了频率计的概念、发展及研究概况，讲述了测量频率的几种方法和比
较；单片机部分 STC89C52RC 功能及引脚概述、CPLD 模块概述、Quartus II 简单介
绍、VHDL 硬件描述语言、单片机与 CPLD 接口电路设计等，最后论述了软件部分设计
与仿真包括单片机部分汇编语言编写与调试、CPLD 部分用 VHDL语言实现的计数器设
计、仿真与分析等。 在研究本课题的过程中，笔者做了以下几项工作:
（1）笔者对查阅了相关课题的资料，学习并整理了前人的研究成果，在自己研究的
过程中借鉴前人的方法，改进不足的地方。在笔者看来，查阅并学习文献是所有研究
的基础。
（2）硬件电路的学习。虽然本课题中不需要自己设计电路，降低了课题的难度，但
是仍然需要学习硬件电路的一些基本知识、编程语言以及一些注意点等。
（3）CPLD 部分使用VHDL语言编写程序，在 Quartus II 7.0 环境进行调试与仿真，
然后绘制原理图并进行仿真。
（4）单片机部分采用C 语言编写，在 Keil 软件中进行调试。
2 系统设计原理
频率就是单位时间所含被测信号周期的个数， 因此测频的基本原理就是测量给定
时间内被测信号的重复次数。测频的方法主要有直接测频法和等精度测频法，直接测
频法为传统的测频法，测频误差大、测频范围窄等缺点限制了其应用与发展，而等精
度测频法是基于直接测频法发展起来的，它正好克服了直接测频的缺点，从而在较宽
的频率范围内具有较高且相等的测频精度，因此在测频系统中具有广泛的应用前景，
下面具体介绍这两种测频方法。
2.1 直接测频法
直接测频的基本思路就是在给定的闸门时间内对未知信号进行计数， 直接测频可
以按照被测信号频率高低的不同分为两种情况。 如下图 2.1所示为直接测频的测量原
理框图。（1）被测信号频率较高时
此时，闸门信号周期大于被测信号周期，被测信号在闸门宽度 T 内进行计数， 计
数值为 N，因此被测信号频率为：
下面对上式（2-1）进行误差分析，显然闸门宽度T 与计数值 N 决定了测频的精
度，总的误差用各项误差之和来表示： 基于单片机和CPLD的等精度频率计(2):http://www.youerw.com/tongxin/lunwen_10573.html