毕业论文

打赏
当前位置: 毕业论文 > 电子通信 >

基于SOC技术的等精度频率计设计+源码+流程图(5)

时间:2016-11-28 22:26来源:毕业论文
fx=fs*Nx/Ns (4) 设计时误差为△t,则可得到: △t=Td-Ts*Ns (5) 由于△t最大为一个标准信号的周期,即△tTs,因此 fx=Nx/(Ns*Ts)=Nx/(Td-△t) (6) 而被测信号频率标准值


                       fx=fs*Nx/Ns                                 (4)
设计时误差为△t,则可得到:
                      △t=Td-Ts*Ns                                 (5)
由于△t最大为一个标准信号的周期,即△t≤Ts,因此
                  fx=Nx/(Ns*Ts)=Nx/(Td-△t)                          (6)
而被测信号频率标准值
                           fx0=Nx/Td                               (7)
则频率测量的相对误差为
                      δ=(fx-fx0)/fx0=△t/(Td-△t)                       (8)
当Td远远大于△t时,频率测量的最大误差为
                      δm=Ts/(Td-Ts)≈Ts/Td                           (9)
由最后的表达式可知,当频率测量的最大误差由标准时钟信的周期Ts和和频率计数闸门时间Td决定,Ts越小,Td越大,测量频率的误差越小,即测量的精度越高。在整个测频范围内,精度恒定,进而实现了等精度测量。将标准信号选取准确的50MHz信号源是,Ts=10ns,只要选取Td≥10ms,就可以使测量的最大误差≤10-6,即达到百万分之一的测量精度。测量闸门时间Td的选取,除满足δm式中的最大测量误差外,还应保证大于一个被测信号周期Tx。
测量频率的误差与被测信号频率大小没有关系,只于闸门时间和标准信号的频率有关,即实现了在整个测量频率范围内的的等精度测量。闸门时间越长,标准信号的频率越高,测频的误差就越小。标准信号频率可有稳定度好,高精度的高频晶体振荡器产生。在保证测量精度不变的前提下,提高标准信号频率,可使闸门时间缩短,提高测试速度。
4.基于FPGA等精度频率计的单元模块设计
基于FPGA等精度频率计模块包括:放大整形模块,标准信号产生模块,FPGA芯片模块,液晶显示模块。
4.1 放大整形模块设计
    放大整形电路由2N2222和74F14等组成。其中2N2222组成放大电路将输入信号进行放大。74F14施密特触发器对放大的输出信号进行整形,使之成为矩形脉冲。
施密特触发器是一种特殊的门电路,与普通的门电路不同,施密特触发器有两个阀值电压,分别称为正向阀值电压和负向阀值电压。在输入信号从低电平上升到高电平的过程中使电路状态发生变化的输入电压称为正向阀值电压。在输入信号从高电平下降到低电平的过程中使电路状态发生变化的输入电压,称为负向阀值电压。 基于SOC技术的等精度频率计设计+源码+流程图(5):http://www.youerw.com/tongxin/lunwen_507.html
------分隔线----------------------------
推荐内容