摘要：从经济、实用、简单的角度出发,设计了采用通用集成电路实现的、应用于专业基础教学的数字频率计。在设计过程中使用了相关的EDA技术，以加快设计进程，得到了准确数据，节约了设计成本。最后，应用计算机进行仿真，以便能够随时测定电信号的频率。53777

毕业论文关键词：集成电路，EDA技术，仿真

Abstract：From an economic, practical, simple point of view, digital frequency meter were designed by using a common integrated circuit to achieve and using in professional basic teaching. EDA technology was used in the design to speed up the process and get accurate data, saving design cost. Finally, the application of computer simulation will be able to put any time observing electrical signals.

Keywords：Integrated circuit ,EDA technology, the simulation 

目   录 

1 引言 4

2 规格参数 4

2.1 位数选择 4

2.2 格式要求 4 

2.3 读数标准 4

3 数字频率计的基本原理 4

3.1 数字频率计的原理图 4

3.2 基本功能介绍 5

4 数字频率计的主要组成 6

4.1 555电路功能 6

4.2 分频器 8

4.3 D触发器的作用 8

4.4 LED显示器工作原理 8

5 数字频率计的设计参数 9

5.1 脉冲信号 9

5.2 分频作用 9

5.3 控制及延时电路10

5.4 计数及显示电路11

6 数字频率计的仿真测试12

6.1 脉冲信号12

6.2 分频作用13

6.3 控制及延时电路14

结论17

参考文献18

致谢19

附录20 

1 引言

数字频率计是用来测量信号的频率，例如：正弦波、方波、锯齿波等其他脉冲信号，并使用十进制数字来显示，数字频率计具有测量迅速，精度高，读数方便等优点。但随着微处理技术和大规模集成电路的迅速发展，单片机无论是从工作的可靠性还是从价格方面来说，都成为首选对象，微处理器对简易频率计的控制是借助于软件程序实现的，其界面简单易于控制,具有更好的通用性和灵活性。

2 规格参数

2.1 位数选择

数字频率计的计数位数主要取决于被测信号频率的高低，当被测信号频率较低时，选取较少的位数就能解决，被测信号频率较高，精度要求又较高，可增加显示位数。

2.2 格式要求

(1)为了达到显示不跳变、相对稳定的能力，读数的显示使用七段LED数码管。

(2)自动移位效果的产生是因为小数点位置随量程的变化所导致的。

(3)为了读数更方便，显示数据要在0.5s～5s时间内连续可调。

2.3 读数标准

第1档：闸门信号采样时间为1s，最大读数为9.999KHz。

第2档：闸门信号采样时间为0.1s，最大读数为99.99KHz。

第3档：闸门信号采样时间为10ms，最大读数为999.9KHz。

第4档：闸门信号采样时间为1ms，最大读数为9999KHz。

3 数字频率计的基本原理

3.1 数字频率计的原理图

图中部分元器件实现方法及功能的介绍：

(1) 分频器 

获得标准时间,首先电路对100Hz信号进行100分频得到1s脉冲信号。基准时间的获得是对信号进行二分频得到脉冲宽度为1S的方波信号。那么如何获得1S时间内通过控制门的被测脉冲的数目，因此就要利用得到的方波信号来控制控制门的闭合得到了。

 3.1 系统原理图

（2）信号放大、波形整形电路

要使脉冲信号成为能够被计数器识别的信号，那么就要对不同电平值和波形的周期信号进行放大处理。对这样的脉冲信号一般可以采用运算放大器进行信号的放大以及采用施密特触发器进行波形的整形。 EDA数字频率计的电路设计+电路图:http://www.youerw.com/tongxin/lunwen_57936.html