毕业论文

打赏
当前位置: 毕业论文 > 电子通信 >

VHDL+FPGA直接数字频率合成器设计与实现(2)

时间:2020-12-20 13:52来源:毕业论文
1.2 波形发生器的发展状况 1.3 DDS概述 直接数字频率合成(DDS)技术是20世纪80年代末,随着数字集成电路和微电子技术的发展出现的一种新的数字频率合成技

1.2  波形发生器的发展状况

1.3  DDS概述

直接数字频率合成(DDS)技术是20世纪80年代末,随着数字集成电路和微电子技术的发展出现的一种新的数字频率合成技术,它从相位量化的概念出发进行频率合成。DDS技术与传统的频率合成技术相比,具有频率分辨率高、相位噪声小、稳定度高、易于调整及控制灵活等优点。

DDS也是一种理想的调制器,因为合成信号的三个参量:频率、相位和幅度均可由数字信号精确控制,因此DDS可以通过预置相位累加器的初始值来精确地控制合成信号的相位,从而达到调制的目的。

由于直接数字频率合成(DDS)具有超宽的相对带宽、超高的捷变速度、超精细的分辨率以及相位的连续性,可以输出带宽的正交信号,同时具有可编程、全数字化便于单片集成等优越性能等许多优点。而在数字锁相环技术发展中,其性能已到了极至,随着近年来扩频通信技术的发展,其系统中所需的频率合成器应为输入可跳变。其它性能要求很高的频率源,锁相环技术已不能满足要求。为此,研究DDS在通信系统中的应用成为了必然。

1.4  现场可编程门阵列(FPGA)简介

FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。

FPGA采用了逻辑单元数组LCA(Logic Cell Array)这样一个新概念,内部包括三个部分:可配置逻辑模块CLB(Configurable Logic Block)、输出/输入模块IOB(Input/Output Block)和内部联机(Interconnect)。

FPGA的基本特点主要有:(1)采用FPGA设计ASIC电路,用户不需要投片生产,就能得到合用的芯片。(2)FPGA可做其他全定制或半定制ASIC电路的中试样片。(3)FPGA内部有丰富的触发器和I/O引脚。(4)FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。(5)FPGA采用高速CHMOS工艺,功耗低,可以与CMOS、TTL电平兼容。

因此,FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。

1.5  VHDL语言简介

硬件描述语言HDL(Hardware Description Language)是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。它可以使数字逻辑电路设计者利用这种语言来描述自己的设计思想,然后利用电子设计自动化(EDA)工具进行仿真,自动综合到门级电路,再利用ASIC或FPGA实现其具体功能。

VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。

VHDL主要用于描述数字系统的结构,行为,功能和接口。除了含有许多具有硬件特征的语句外,VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计,或称设计实体(可以是一个元件,一个电路模块或一个系统)分成外部(或称可视部分,及端口)和内部(或称不可视部分),既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后,一旦其内部开发完成后,其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。

VHDL语言的优点:

(1)与其他的硬件描述语言相比,VHDL具有更强的行为描述能力,从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构,从逻辑行为上描述和设计大规模电子系统的重要保证。 VHDL+FPGA直接数字频率合成器设计与实现(2):http://www.youerw.com/tongxin/lunwen_66733.html

------分隔线----------------------------
推荐内容