近似计算依赖于数字系统和应用的自我修复与容错能力，能够允许计算结果损 失部分最佳性。主要思想是利用系统内在的容错能力，以非精确的结果换取能耗上 的节约。这种情况下的权衡，往往也会带来计算速度和面积消耗上的提升与改善。 在大部分多媒体应用中，最终的输出结果是由不准确的人类感官来感知的，这就表 明没有必要得到精确的计算结果。最近的部分研究已经证实了系统内在的强大容错 能力。研究[1]表明，83%的计算运行时间用于可以容忍一定程度误差的计算过程。 所以，系统的内在容错性与有很大的利用空间。比方说，在多媒体应用中，DSP 模 块实现图像、声音和影像的处理算法，处理结果是由人类感官感知的图片、音乐和 视频。人类感官的感知能力是有限的，而这就允许数字系统可以灵活地把控输出结 果的质量。比如，近似计算模型[13]解决的部分了计算密集型信号处理应用问题， 同样地，结果表明多媒体信号不需要计算得到精确的结果而照样能提供尚可的终端 用户交互体验。显然，相比于传统精确计算，以精确度和性能上的权衡为基础原理 的近似计算能胜任更广泛的计算工作。文献综述

传统的误差修复手段比如投票器和冗余消耗额外的电功率，因此与近似计算的 初衷相悖。近似系统不采用上述手段，相反却接受误差。

近似计算可以在不同的层面展开，从晶体管级到系统级。近似计算可以在硬件 上设计与传统设计规格不同的近似电路，使用更少的晶体管和门数。各种近似全加 器模块[2]均降低了电路复杂度和内部节点电容，且保持了真值表中误差最少。在 SALSA 中，我们综合了从算数单元（加法器、乘法器、MAC）到数据通路

（DCT,FIR,IIR,SAD）的近似电路，证明了功耗和面积上的可拓展性。精确计算模 块和近似计算模块的混合结构也可以被用作高效节能的硬件实现。

近似计算最主要的概念是区分需要精确结果的计算部分和可以容错的计算部分。 研究[3]展示了低功耗可重构 DCT 结构，该结构在图像质量和功耗之间取得了合理

的权衡。结果表明可重构 DCT 节约了 47%的能耗的同时保证了图像质量。

1。2

前人基于处理特定问题而设计了一系列应用于不同场合的近似加法器，使用特定 于应用的指标（Application Specific Measures）来衡量加法器的性能。

LOA 加法器[14]提出在加数的 leading bits 上使用精确加法器，而在 trailing bits 上 仅使用或门来获得和位。然而这个方法的缺点是误差太高。并且，如果精确计算的位 数过长，延时也会很高。进而，在做小数值计算时，相对误差会很大。相似地，ETAI 加法器[15]利用改进过的异或门来计算和的低位部分，缺点与 LOA 加法器一致。在文 [16]中，作者提出了一种 k 位超前进位加法器，限制 k 位长的序列中每一位的进位传播 链，从而缩短关键路径。然而这种加法器的面积过大，因为每一位的计算需要一个单 独的进位器。在文[17]中，作者提出了 ACA 加法器。然而其结果中的协加法器占用了 大面积与大功耗。ETAII[18]，ETAIV[19]，VLCSA-1[20]和 CSA[21]加法器使用分割法 来缩短进位传播链。每一段的计算基于低段数位估算出的进位信号。这个方法可以有 效奸商关键路径延时，但是同时也会引入较大的计算相对误差，这不适用于某些方面 的用途。所有近似加法器在做 2 补码有符号数计算时，都受制于符号误差。尽管在引 入一个减小误差的模型后，CSA 的相对误差可控制，符号误差问题仍然没有被解决。 VLSCA-2[22]引入了符号纠正模型并且[23]提出了符号纠正加法器。但是，两者都需要 额外的时钟周期和精确加法器来修正符号误差，而这增加了延时和功耗。 FPGA近似加法器的性能研究(2):http://www.youerw.com/tongxin/lunwen_83496.html