3．1  Quartus II 7.0概述
Quartus II 7.0是Altera公司提供的FPGA/CPLD开发集成环境，Altera是世界上最大可编程逻辑器件的供应商之一。在Quartus II 7.0上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程[12]。
Quartus II 7.0版把FPGA的编译时间缩短将近70％，能让工程师快速完成高密度Stratix II设计；此版本也提高了软式核心嵌入式处理器和外部处理器及I/O接脚规划的时序收敛、系统合成等关键部分的设计效率。Quartus II 7.0版编译功能增强后，使设计人员在合成和除错时，能够将设计分成实体和逻辑两部分来处理，此特性支持模块化架构的设计，设计人员能够保持专用模块性能不变，而只对其他模块进行最佳化；由于只针对专用设计部分采用实体合成等高级最佳化技术，而不改动其它模块，因此能够显著提高时序收敛效果。
Quartus II 7.0其它高密度设计增强特性包括：
（1）快速时序估算和早期布局约束，Quartus II软件为高密度设计提供时序估算和关键时序通路识别功能，比运行完整的编译要快出近45倍。
（2）SOPC Builder增强特性，Quartus II软件包含的SOPC Builder是第一款能够自动完成嵌入式系统建构和合成处理的软件工具。它所包含的两个新增特性进一步支持了高密度FPGA设计：① 为采用PCI、外部内存接口（EMIF）和订制处理器接口的外部处理器提供简便接口。② 支持多处理器系统的处理器间通讯和资源安全共享。
（3）新的I/O接脚规划器，简化高密度和大接脚数量设计的接脚分配和确认过程。
（4）HardCopy II Advisor──HardCopy II Advisor指导用户实现Stratix II FPGA向HardCopy II结构化ASIC的移植。
（5）对高密度设计基本要求的改进──Quartus II 7.0版编译过程降低了对物理内存的占用，因此多数针对高密度Stratix II组件的设计能够在标准PC上进行，而只占用2GB储存空间。
3．2  Quartus II 功能简介和使用
Quartus II是Altera公司的第四代可编程逻辑器件集成开发环境，提供从设计输入到器件编程的全部功能[13]。Quartus II可以产生并识别EDIF网表文件、VHDL网表文件和Verilog HDL网表文件，为其他EDA工具提供了方便的接口，可以在Quartus II集成环境中自动运行其他EDA工具。
利用Quartus II软件的开发流程可概括为以下几步：新建工程、新建设计输入文件、编译工程、仿真、下载。
3.2.1  新建工程
双击Quartus II 图标 ，打开如图3.1所示的界面：
 
图3.1  Quartus II 图形用户界面
Fig.3.1 Quartus II graphical user interface
选择“File—New Project Wizard”，点击“Next”，在弹出的对话框中的第一个选项框中选择工程所在的路径，在第二个选项框中填入要新建的工程名，同时第三个选项框中默认地把顶层文件名设为工程名一样。点击“Next”，进入下面一个界面，在此界面中我们一般可不做任何设置。点击“Next”，进入器件和设备选项框，在“Family”后的下拉菜单里选择器件为“cyclone”系列，在“Target Device”里选中“Specific device seected in Aailable devices list”，在“Available devices”里选择一个需要的器件，如“EP1C12Q240C8”，点击“Next”，不更改任何设置，点击“Finish”，即完成了新工程的创建。
3.2.2  新建设计输入文件
（1）原理图设计输入
选择“File—New”，打开新建文件对话框。选择“Block Diagram/Schematic File”，点击“OK”，即进入图形编辑界面，并保存为“exl.bdf”。 基于EDA开发平台的红外遥控电机转速电路设计(5):http://www.youerw.com/tongxin/lunwen_9829.html