Maxplus II 作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用。目前Altera已经停止了对Maxplus II 的更新支持，Quartus II 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。Altera在Quartus II 中包含了许多诸如SignalTap II、Chip Editor和RTL Viewer的设计辅助工具，集成了SOPC和HardCopy设计流程，并且继承了Maxplus II 友好的图形界面及简便的使用方法。
Altera Quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。
2.4.2 Quartus Ⅱ软件概述
主要功能有：
1）允许多种设计输入方法；
2）供与其他EDA工具接口，读入与生成标准EDIF、VHDL和VerilogHDL网表文件；
3）逻辑综合；
4）功能与时序仿真；
5）延时分析；
6）自动错误定位；
7）器件编程与检验。
    Quartus II支持自顶向下（Top-down）、自底向上（Bottom-up）与起自中间层（Middle-out）的三种设计方法。侧重于自顶向下（Top-Down）的系统设计方法。也支持多种设计输入，如图表和原理图编辑器的图形设计输入、文本编辑（AHDL, VHDL, Verilog）和内存编辑设计输入方法。此外，还支持第三方工具如EDIF、HDL、VQM等设计输入；或者采用一些别的方法去优化和提高输入的灵活性，如混合设计格式、利用LPM 和宏功能模块来加速设计输入等等。
其中，图表和原理图编辑器与MAX PLUS II的原理图编辑器相比较有典型的差异。该编辑器既可以编辑图表模块，又可以编辑原理图。
2.4.3 Quartus Ⅱ设计流程简介
    1) 使用 New Project Wizard （File 菜单）建立新工程并指定目标器件或器件系列。
　　2) 使用 Text Editor（文本编辑器）建立 Verilog HDL、 VHDL 或 Altera 硬件描述语言 (AHDL) 设计。 您可以使用 Block Editor （原理图编辑器）建立流程图或原理图。流程图中可以包含代表其它设计文件的符(R)号。 还可以使用 MegaWizard Plug-In Manager 生成宏功能模块和 IP 内核的自定义变量，在设计中将它们实例化。
　　3) （可选）使用 Assignment Editor、 Settings 对话框 （Assignments 菜(TM)单）、Floorplan Editor 和 /或 LogicLock 功能指定初始设计的约束条件。
　　4) （可选）使用 SOPC Builder 或 DSP Builder 建立系统级设计。(TM) (R)
　　5) （可选）使用 Software Builder 为 Excalibur 器件处理器或 Nios 嵌入式处理器建立软件和编程文件。
　　6) 使用 Analysis & Synthesis 对设计进行综合。
　　7) （可选）使用仿真器对设计执行功能仿真。
　　8) 使用 Fitter 对设计执行布局布线。 在对源代码进行少量更改之后，还可以使用增量布局布线。
　　9) 使用 Timing Analyzer 对设计进行时序分析。
　　10) 使用仿真器对设计进行时序仿真。
　　11)（可选）使用物理综合、时序底层布局图、 LogicLock 功能、 Settings对话框和 Assignment Editor 进行设计优化，实现时序关闭。
　　12) 使用 Assembler 为设计建立编程文件。
　　13) 使用编程文件、Programmer 和 Altera 硬件编程器对器件进行编程；或将编程文件转换为其它文件格式以供嵌入式处理器等其它系统使用。(R) (TM)
　　14)（可选）使用 SignalTap II Logic Analyzer、SignalProbe 功能或 Chip Editor 对设计进行调试。
15)（可选）使用 Chip Editor、Resource Property Editor 和Change Manager 进行工程更改管理。
2.5 硬件描述语言（VHDL）
2.5.1 VHDL概述
VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。 EDA技术在VGA彩色信号显示控制器中的应用(5):http://www.youerw.com/tongxin/lunwen_9832.html