- 上一篇：基于FPGA的数字下变频设计+文献综述
- 下一篇：蓝牙无线局域网组网技术的研究+文献综述
3.2.2 控制系统设计
控制电路设计中采用的是单片机系统，该系统必须要是工作在一个最小系统（指单片机的可以的最小配置系统）。AT89C51的最小系统包括了外界时钟电路和复位电路，选定一定数量的IO口作为控制口控制外部的各种器件和数据的输出。根据功能选择一定的单片机端口添加外围的器件，具体电路如图所示。
在该系统中，P1各口主要用作LED显示数据的控制输出。由于端口的驱动能力有限所以该端口外接了5K的上拉电阻来提高驱动能力。其中P1.5P1.6P1.7还复用为ISP下载功能口。具体接法为：P1.0，P1.1，P1.4，P1.5分别接四块74LS164的A端，向74LS164送入串行数据经过其转换后并行输出；P1.2和P1.6分别接列和行的74LS164的CLOCK端，产生移位脉冲是串行数据并行输出；P1.3和P1.7接列和行的CLEAR端，在一组数据完成串并转换后清除164芯片中的内容转换新的数据；其中P1.5P1.6P1.7还复用为ISP下载功能口。P2.0接164芯片的使能控制端，当为高电平使允许输出；P2.2和P2.3接锁存器74LS373的OE和LE端控制锁存器的工作状态。
端口30，EA/VPP：外部访问允许。欲使CPU仅访问外部程序存储器（地址为0000H－FFFFH），EA端必须保持低电平（接地）。因为没有扩展外部程序存储器所以将EA置为高电平。
由于P3口是特殊功能口，在该系统中基本是采用其第二功能。其第二功能和实际运用如下所示：
表3.1 AT89C51P3口第二功能的应用
端口 第二功能 实际作用
P3.0 RXD（串行输入口） 与上位机通信的数据输入口
P3.1 TXD(串行输出口) 与上位机通信的数据输出口
P3.2 外部中断0 做按键中断，控制显示状态
P3.3 外部中断1 做按键中断，控制运行模式
图3.2 控制单元电路图
AT89C51单片机的P1在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，P2口在访问外部程序存储器或16位地址的外部数据存储器时，P2口送出高8位地址数据。所以P1和P2口留为外部数据存储器和程序存储器的扩展用，以备内部存储器和程序存储器不够用的情况时使用。
3.3 驱动电路设计
3.3.1 列驱动电路设计
列驱动电路由两片集成电路74HC595构成，它具有一个8位串入并出的移位寄存器和一个8位输出锁存器的结构，而且移位寄存器和输出锁存器的控制是各自独立的，可以实现在显示本行各列数据的同时，传送下一行的列数据，即达到重叠处理的目的，图3.4为74HC595级联时电路图。
74HC595的外形及内部结构如图3.2所示。它的输入侧有8个串行移位寄存器，每个移位寄存器的输出都连接一个输出锁存器。
74HC595的引脚说明如表3.3，功能如表3.3所示。引脚SI是串行数据的输入端。引脚SCK是移位寄存器的移位时钟脉冲，在其上升沿发生移位，并将SI的下一个数据移入最低位。移位后的各位信号出现在各移位寄存器的输出端，也就是输出锁存器的输入端。RCK是输出锁存器的移入信号，其上升沿将移位寄存器的输出移入到输出锁存器。引脚G是输出三态门的开放信号，只有当其为低时锁存器的输出才开放，否则为高阻态。SCLR信号是移位寄存器的清零输入端，当其为低时移位寄存器的输出全部为零。由于SCK和RCK两个信号是互相独立的，所以能够做到输入串行移位与输出锁存互不干扰。芯片的输出端为QA～QH，最高位QH可作为多片74HC595级联应用时，向上一级的级联输出。但因QH受输出锁存器打入控制，所以还从输出锁存器前引出了Q7’，作为与移位寄存器完全同步的级联输出。
-
FHA和PHA的交叉验证技术在...
-
AT89C51单片机IIC总线的监控...
-
声波识别技术手机声控开关的设计+程序
-
水下检测与作业机器人R...
-
MATLAB机器视觉在缺陷检测上的应用
-
STC89C51单片机多功能数字频率计的设计+电路图
-
基于机器视觉系统的零件在线检测软件设计
高警觉工作人群的元情绪...
NFC协议物理层的软件实现+文献综述
巴金《激流三部曲》高觉新的悲剧命运
上市公司股权结构对经营绩效的影响研究
浅析中国古代宗法制度
中国传统元素在游戏角色...
C++最短路径算法研究和程序设计
江苏省某高中学生体质现状的调查研究
g-C3N4光催化剂的制备和光催化性能研究
现代简约美式风格在室内家装中的运用