-
振荡实现方式多数的振荡器采用如下两种设计方案：LC振荡器和环形振荡器。过去毫米波芯片依赖于价格昂贵且功耗较大的三五族工艺，现在众多研究表明，CMOS芯片也能胜任这项工作，并且有便于与硅基数字芯片集成的优点。30优尔
- 上一篇：职业价值取向国内外研究现状
- 下一篇：电力线通信技术国内外研究现状
2001年Bell实验室HongMO Wang基于0.25um CMOS工艺设计了50GHz的VCO，相位噪声-99dBc/Hz@1MHz，功耗13mW。在当时，射频CMOS电路还不多，这一设计表明了CMOS可以取得较为可观的调谐带宽和相位噪声，且功耗比其他工艺的同类产品小。
2004年加拿大卡尔顿大学利用0.13um深亚微米的SOI技术设计了40GHz的VCO，功耗11.25mW，相位噪声-109.73dBc/Hz@4MHz，调谐带宽15%。文章显示：SIO技术具有减少寄生参数的优点。
2007年台湾新竹交通大学Jun-Chau Chien等人，利用0.18um CMOS工艺设计了40GHz的VCO，调谐带宽16GHz，相对带宽19%，是当时调谐带宽最大的毫米波CMOS的VCO，相位噪声-91dBc/Hz@1MHz，功耗27mW。其结构上主要是利用了传输线作为谐振电感，利用开关控制传输线的长度来拓展带宽。论文网
2009年中国东南大学Li Lianming基于90nm的CMOS工艺，利用感分原理设计了60GHz带宽的VCO。工作在0.7V时，调谐频率为53.2GHz到58.4GHz，相位噪声-91dBc/Hz@1MHz，功耗为8.1mW；工作在0.43V时，调谐频率为58.8GHz到61.7GHz，相位噪声-90dBc/Hz@1MHz，功耗仅1.2mW。
2013年代尔夫特理工大学的Bogdan团队利用电感互感原理设计了具有高分辨率的60GHz数字压控振荡器，相位噪声-93dBc/Hz@1MHz，功耗12mW，相对带宽10%。
从以上近十年的文章可以发现，基于CMOS工艺的压控振荡器具有功耗低、调谐宽、相位噪声相对较低的优点。过去只有三五族等工艺才能设计的毫米波频段芯片，现在CMOS工艺也能够实现，而且适应低功耗、小电压、数字集成芯片的应用环境。
在LC谐振回路两端并联可变电容，可以改变整个谐振回路的等效电容，而可变电容又通过控制电压控制，用这一方式，达到压控的目的。现行的CMOS工艺中实现了两种变容方式：PN结可变电容和MOS管可变电容。本设计未采用PN结可变电容，因为在高频段其品质因数变得很糟糕，越是高频越是明显。MOS管可变电容的品质因数就相对来说好很多，在所需要的频率范围内变化不大，是很理想的变容元器件。
2相位噪声
压控振荡器的相位噪声是其最重要的性能参数，要制造出低功耗、低噪声的压控振荡器，需要深入了解相位噪声的产生机制，优化电路结构、选择合理的有源器件参数，采用恰当合适的降噪技术。
理想的正弦振荡信号应该是一个脉冲函数，但是由于噪声的存在，振荡器的输出频谱都是频罩曲线。电路中的噪声源主要分为两种：第一种，器件噪声，包括热噪声和闪烁噪声。第二种，外界干扰噪声，包括衬底和电源噪声。由于可变电容存在串联寄生电阻，压控振荡器不可避免地将被引入噪声。同时，用于构成负阻的差分对MOS管存在沟道-栅极间串联电阻，带来白噪声以及闪烁噪声。
随着学术理论的不断发展及完善，引起振荡器相位噪声的原因越发明晰，也得到了较好的定性计算方法，人们能够设计出较好的低噪声压控振荡器。科学家Leeson提出了一种线性时不变系统模型，随后又有很多人补充完善了该理论。这一模型认为，振荡器可以是一个线性时不变系统，只要在振荡回的两端输入一定的正弦电压，通过观察对应输出响应的方式便可以得到想要的等效噪声波形。另一种模型主要由Hajimiri提出，他认为压控振荡器等效为一个线性时变系统，噪声源起到了冲击电流源的作用，求出该激励的响应函数便可得到所需噪声模型。