- 上一篇：AT89S51射频识别阅读器设计+仿真电路图
- 下一篇：基于PLC的锅炉温度史密斯预估控制仿真
3.2.2 AT89C51特征
（1）与MCS-51 兼容
（2）4K字节的可编程FLASH存储器
（3）寿命：1000写/擦除循环
（4）数据保留时间：10年
（5）全静态工作：0Hz-24MHz
（6）三级程序存储器锁定
（7）128×8位内部RAM
（8）32个可编程I/O线
（9）两个16位定时器/计数器
（10）5个中断源
（11）可编程串行通道
（12）低功耗的闲置和掉电模式
（13）片内振荡器和时钟电路
3.2.3管脚说明
AT89C51单片机40引脚分布如图3.2所示：
图3.2 单片机引脚分布图
VCC：供电电压。
GND：接地。
P0口：P0口是一个8位漏级开路双向I/O口，每脚可以吸收8TTL门电流。当P0口的管脚第一次写1时，定义为高阻输入。P0可用于外部程序数据存储器，它可被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。
P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。
P2口：P2口是一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口：P3口管脚为8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。
P3口也可以作为AT89C51的一些特殊功能口，如下表所示：
口管脚 备选功能
P3.0 RXD（串行输入口）
P3.1 TXD（串行输出口）
P3.2 /INT0（外部中断0）
P3.3 /INT1（外部中断1）
P3.4 T0（记时器0外部输入）
P3.5 T1（记时器1外部输入）
P3.6 /WR（外部数据存储器写选通）
P3.7 /RD（外部数据存储器读选通）
P3口也同时为闪烁编程和编程校验接收一些控制信号。
RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。
ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。
/PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。
/EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。
-
基波磁通补偿的串联混合...
-
OpenGL+Stewart六自由度船舶模...
-
PID控制三容水箱的建模与控制MALAB仿真
-
轧钢加热炉控制系统的设计MATLAB仿真
-
PEMFC车用质子交换膜燃料电...
-
PLC多径电力线通信信道模型的设计与仿真
-
DMT无线中继传输方案设计与仿真
g-C3N4光催化剂的制备和光催化性能研究
NFC协议物理层的软件实现+文献综述
中国传统元素在游戏角色...
上市公司股权结构对经营绩效的影响研究
C++最短路径算法研究和程序设计
高警觉工作人群的元情绪...
浅析中国古代宗法制度
江苏省某高中学生体质现状的调查研究
巴金《激流三部曲》高觉新的悲剧命运
现代简约美式风格在室内家装中的运用