毕业论文

打赏
当前位置: 毕业论文 > 研究现状 >

设计FIFO国内外研究现状

时间:2018-05-31 20:25来源:毕业论文
20世纪后半期,随着集成电路和计算机的不断发展,电子技术面临着严峻的挑战。由于电子技术发展周期不断缩短,专用集成电路(ASIC)的设计面临这难度不断提高与设计周期不断缩短

20世纪后半期,随着集成电路和计算机的不断发展,电子技术面临着严峻的挑战。由于电子技术发展周期不断缩短,专用集成电路(ASIC)的设计面临这难度不断提高与设计周期不断缩短的矛盾。为了解决这个问题,要求我们必须采用新的设计方法和使用高层次的设计工具。在此情况下,EDA(Electronic Design Automation,电子自动化)技术应运而生,EDA技术就是以计算机为工作平台,以EDA软件工具为开发环境,以硬件描述语言为设计语言,以可编程器件为实验载体,以ASIC、SoC芯片为目标器件,以数字逻辑系统设计为应用方向的电子产品自动化的设计过程[3]。23606
随着现代半导体的精密加工技术发展到深微亚米(0.18~0.35μm)阶段,基于大规模或超大规模集成电路技术的定制或半定制ASIC(Application Specific IC,专用集成电路)器件大量涌现并获得广泛的应用,使整个电子技术与产品的面貌发生了深刻的变化,极大地推动了社会信息化的发展进程。而支撑这一发展进程的主要基础之一就是EDA技术。论文网
国内外设计FIFO时,通常采用两种方法,一是使用可编程逻辑器件来构造FIFO(如Xilinx公司),二是利用Verilog、VHDL等硬件描述语言来对FIFO的功能结构进行描述[14]。在大多数的EDA软件中,都是通过综合器来完成对EDA等硬件语言的编译的,综合器将硬件描述语言的描述转变为物理可实现的电路形式,由于FIFO是基于RAM结构的,大部分的参考资料都是建立在数组存取的基础上对FIFO进行描述的,然而综合器对数组的综合一般是将其转变为寄存器的结构,它带来的缺陷是综合后的结构会非常大,造成在大容量的FIFO设计时,会产生大量面积的浪费,甚至无法集成 设计FIFO国内外研究现状:http://www.youerw.com/yanjiu/lunwen_16778.html
------分隔线----------------------------
推荐内容