目前国外在S/H电路的研究在技术与理论比较先进，同时新的技术和更高性 能的产品仍在不断涌现。国内针对S/H电路的研究已经有所发展，逐渐缩小与世界先进的差距[2]。

由国内外目前的研究状况来看，国际上对采样保持电路呈两个趋势。 一是利用几种不同结构，如双采样结构、以及时间交织结构等，保持一定采样精度前提下，同时提升其频率，且通过使用多种技术补偿以及抑制相应的边带效应。

二是保持在中频采样频率的情况下，使用多种技术，减小甚至消除电路中的非线性原因，提升动态波动大小，从而适于12〜14bit的采样精度。93748

 如何提高S/H线性度，包括以下几个方面：

1) 应用开关电容型S/H。应用于高精度ADC，开环结构线性度不够。闭环结构，因而对工艺匹配度要求严格也受其影响；而电容翻转式结构中电容的比值只与自身有关，所以线性度较高。

2) 线性化采样开关。影响S/H线性度的是采样开关的非线性因素。并且有多种技术提高其性能，比如栅压提高线性化开关，栅压自举线性化开等。

3) 应用延迟锁相环电路(Delay Lock Loop，DLL)产生低Jitter噪声的时钟信号，提高系统信噪比。

如何提高S/H的速度方面，包括以下几个趋势：

1) 采用更先进的工艺，对MOS管沟道尺寸进行缩小。

2) 利用时钟周期，使用相关双采样（简称CDS） 对时钟的上下边沿同时采样，并且在不添加其他电路的前提下达到双倍釆样频率。

3) 依照多通道并行工作原理，使用非均匀采样理论和时间交织结构，用大电路尺寸和复杂程度换取高速度。

 综上所述，采样保持电路炙手可热。而实现高速高精度是技术难点提高性能并促进其产品开发，是目前主要关注的问题。

参 考 文 献

[1] 苏琴。流水线ADC中采样保持电路的研究与设计[D]。合肥工业大学大学, 硕士学位论文, 2010,3

[2] 张耀中。Pipelined ADC中高速采样保持电路的研究与设计 [D]。东南大学, 硕士学位论文,  2006。

[3] 李锋,黄世震。一种应用于流水线ADC采样保持电路的设计 [J]。 福州大学,2010,4

[4] 彭云峰等。一种适用于低电压模数转换器的新型采样开关[J]。半导体学报,2006, 27(8):1367-1372。

[5] 云杰。 基于流水线ADC采样保持电路的研究 [D]。 北京交通大学,硕士学位论文，2009,6

[6] 刘成等。深亚微米全差分采样/保持电路设计[J]。仪器仪表学报，2006。6(6)。

[7] 陈贵灿。模拟CMOS集成电路设计[M]。西安交通大学出版社,2003:165-375。