锁相环路（PLL）频率合成技术产生于 20 世纪 50 年代，也叫间接频率合成。它包括混频、倍频、分频器，以及压控振荡器、鉴相器和可编程分频器等，电路原理比直接式频率合成复杂。这种频率合成体积小，重量轻，对能量要求低，稳频以及杂散性能好，调试简便，但频率转换时间较长是其缺点。63500

    20 世纪 70 年代以来，随着数字集成电路和微电子技术的发展，出现了一种新

的合成方法直接数字式频率合成（DDS）。它完全不同于以往的传统频率合成，采用数字采样存储技术，直接产生数字正弦抽样值，最后经滤波平滑输出，具有相位连续精确，频率分辨率小，频率转换时间快，调制灵活等优点，其缺点是因为采用相位截断技术，杂散大，频率输出不高，因而在实际应用中，一般需结合其他频率合成手段。论文网

各种频率合成结构都有其优缺点， 实际上，在现在繁多的设计方案中，要根据需要的指标和应用，选择频率合成结构以及电路设计，或者采用混合合成结构，取长补短，达到指标要求。

    近几年来,数字锁相频率源所用芯片的各项技术指标大大提高,如美国PEREGEINE公司的PE3236数字锁相芯片的噪声基底已达到-155dBc/Hz。还有美国国家半导体公司的LMX233O类芯片,Qualcomm公司的Q3236芯片,ADI公司的ADF4llx系列芯片等等性能优良的芯片;同时,数字锁相频率源所用芯片的体积和功耗也越来越小;芯片的工作频率也越来越高,如ADI公司生产的ADF4106锁相芯片工作频率已达6GHz。鉴相器不再使用传统的电压型,而是引入了电荷泵技术,使得鉴相器的最终输出变为电流而不是电压。上述各种数字锁相芯片一般都集成了数字鉴相器和可编程分频器,只需外加环路滤波器，压控振荡器以及控制电路就可以组成一个完整的数字锁相频率源