数字通信和自动化控制等领域的高速发展对数字系统提出了高要求。特别是对具有实时信号处理能力的专用集成电路的设计，它要求把包括多个CPU内核在内的整个电子系统集中综合到一个芯片（SOC）上。
本设计就是使用Verilog HDL语言来实现出租车计费系统，目的就是在掌握计算机组成原理理论的基础上，了解EDA技术，掌握Verilog HDL硬件描述语言的设计方法和思想，相对于如今使用较为广泛的单片机计价器产品来说，具有明显的减少工作量，可靠性高的性能，较短的周期，准确的计量等特点，其中，尤其重要的是使用Verilog HDL语言编程有更强的可读性和移植性，对检定单位的文护和修改参数都提供了很大的便利。另外，FPGA/CPLD芯片相对价格也较为便宜，可运用于批量生产，编程上灵活、编程次数任意、编程后系统能够快速响应也是突出的优点。编写好的程序在通过软件实验调试之后，可以将程序下载到芯片，之后就能实现程序的功能了。此次设计不仅能够进一步了解学习Verilog，还锻炼了理论联系实际的技能。对问题的分析和解决能力都会有所提升。通过本次设计，对数字电路系统会有更深刻的了解，对其设计、编写及调试的方法步骤会更加熟悉。
1.2    国内外研究现状与水平
1.3    课题研究分析
八十年代初，我国兴起了一项新兴行业，就是出租车行业是。其中所用到的出租车计价器就是一种能根据乘客乘坐出租车行驶的距离和等候时间的多少来进行计价得出费用的系统，而我国的出租车计费系统经历了三个阶段。
最早的计价器采用的全部是机械齿轮结构，也只能完成简单的计程功能。可以说，早期的计价器就是一个里程表。
随着技术的发展，第二代计价器产生了，它把手摇计算机和机械结构结合在了一起，半机械半电子化由此实现。这种计价器不仅可以计程，还可以完成计价的功能。
之后，伴随着大规模集成电路的发展，第三代计价器产生了，也就是全电子化的计价器。功能也在逐步被完善。当单片机出现并实现应用于计价器之后，现在出租车计价器也就基本用单片机系统设计。
伴随着科技的发展，现在的出租车计费器也已经不再是早前的只能显示路程的计费方式了，现在的出租车计价器功能逐渐强大，已经变成了包括能够自主计费以及打印发票和语音提示等诸多功能在内的计费器。
出租车行业的到如今一直在发展进步，出租车计价器作为出租车一个重要的环节来说，要求也会越来越高。并且，不同国家和地区的出租车计费方式存在着差异，即便是在同一个地区，不同车型的出租车计费方式也有所不同。因此，精良的计费系统更被需要用来为用户提供方便快捷的服务。
随着科技的发展，越来越多的东西都变得更加先进，而对于出租车来说，计费器也会随着时代的脚步变得更加实用、方便。在此，使用Verilog HDL对出租车计费系统进行设计与仿真，因为Verilog语言的实用范围十分广泛，现在，国内的大多数集成电路设计公司都采用Verilog HDL语言。而Verilog也是专门为复杂数字系统的设计仿真开发的，本身就很适合复杂数字逻辑电路和系统的仿真和综合。使用该语言来进行建模、仿真、综合和验证技术不仅可以让我们对数字电路设计有更进一步的了解，还可以为以后学习更高级的行为综合、IP设计和复杂的系统设计和验证打下很好的基础。本设计中，通过使用该语言可以使出租车计费系统的功能变得完善也便于操作。
1.4    课题研究的内容及成果
本课题的内容是基于Verilog HDL出租车计费系统的设计与仿真，主要以出租车计费系统作为研究对象，在Verilog HDL的语言环境下，实现出租车计费系统的一些相关功能。在本论文中，将重点描述如何分析设计出租车计费系统，包括系统流程图，功能模块图等，并通过编写相关程序实现一些出租车计费系统功能包括计算里程数，记录等待时间，计算每一次乘车的消费金额，并将相应的一些数据通过显示器输出。在研究实验下，最终使出租车计费系统变得完善，达到预期效果。 基于VHDL出租车计费系统的设计与仿真(3):http://www.youerw.com/zidonghua/lunwen_13145.html