（2）端口E 整合了IRQ，XIRQ中断输入；
（3）端口T 整合了1个定时模块；
（4）端口S整合了2个SCI模块和1个SPI模块；
图3.3   最小系统板实物图
   （5）端口M整合了1个MSCAN；
   （6）端口P整合了PWM模块，同时可用作外部中断源输入；
   （7）端口H和J为通用I/O接口，同时可用作外部中断源输入；
   （8）端口 AD 整合了1个16位通道ATD模块。
其中，大部分I/O引脚可由相应的寄存器位来配置选择数据方向、驱动能力，使能上拉或下拉式装置，在硬件升级和改版的过程中就无需为I/O资源的紧缺而担心了。本设计主要涉及PWM模块、计时器、串口、A\D模块等模块。
部分模块功能介绍如下：

3.2.1  PWM模块
PWM调制波有8个输出通道，每一个输出通道都可以独立的进行输出。每一个输出通道都有一个精确的计数器（计算脉冲的个数），一个周期控制寄存器 和两个可供选择的时钟源。每一个PWM输出通道都能调制出占空比从0—100%变化的波形。
PWM 的主要特点有：
（1）  它有8个独立的输出通道，并且通过编程可控制其输出波形的周期；
（2）  每一个输出通道都有一个精确的计数器；
（3）  每一个通道的PWM输出使能都可以由编程来控制；
（4）  PWM 输出波形的翻转控制可以通过编程来实现；
（5）  周期和脉宽可以被双缓冲。当通道关闭或PWM计数器为0时，改变周期和脉宽才起作用；
（6）  8字节或16字节的通道协议；  
（7）  有4个时钟源可供选择（A、SA、B、SB），他们提供了一个宽范围的时
钟频率；
（8）  通过编程可以实现希望的时钟周期；
（9）  具有遇到紧急情况关闭程序的功能；
（10） 每一个通道都可以通过编程实现左对齐输出还是居中对齐输出。

3.2.2  定时器模块
基本的定时器模块由1个增强的可编程预分频器驱动的可编程计数器、8个输入捕捉/输出比较通道和1个脉冲累加器组成。定时器模块一共有8个引脚，其中脉冲累加器与第7号通道的引脚是共用的。
1.    IC通道组
IC通道组由四个标准的缓冲通道IC0、IC3和四个非缓冲通道IC4、IC7组成，两部分的基本功能都是捕捉外部事件发生的时刻，但是缓冲通道除了IC／OC寄存器TCn外，还设有保持寄存器TCnH，此外还在入口设置了延迟计数器，用来提高抗干扰能力。非缓冲通道没有保持寄存器，入口也没有延迟计数器，但每个通道入口设置了一个2输入端的多路器，事件触发信号可以是来自本通道的输入引脚 PORTn，也可以是来自其关联通道PORT(n.4)的延迟计数器输出，使用更加灵活。当延迟功能有效时，输入引脚检测到一个有效的边沿后，延迟计数器开始对P时钟(模块时钟)进行计数，当到达设定的计数值后，延迟计数器在其输出 端有条件地产生一个脉冲，这个条件就是延迟前后的引脚电平相反。这样可以避免对窄输入脉冲做出反应。延迟计数结束后，计数器自动清除。输入信号两个有 效边沿之间的持续时间必须大于设定的延迟时间。
2.    模数递减计数器
16 位递减模数计数器(MDC)可以用作时钟基准，产生周期性的中断请求，也可用于将 IC寄存器和脉冲累加器的值锁存到各自的保持寄存器中。锁存动作 可以通过程序设定为周期性的或一次性的。MDC的时钟频率可通过独立的定标 器设定，内部设有定时常数寄存器，可以实现自动重装载，但MDC的常数寄存器与MDC计数器使用相同的地址，加载时通过特殊的时序实现。每当MDC回0时，将在给定的时间段内控制贮和PAI 寄存器的内容向各自的缓冲寄存器传输。反映了MDC在IC、PAI系统中的作用。 MC9S12XS128MAA单片机智能寻迹小车设计+PCB电路图纸(4):http://www.youerw.com/zidonghua/lunwen_3436.html