(1) 频率稳定度高
直接数字频率合成的全过程是合成一个信号波形。它的取样时钟是标准的参考振荡源,以此采样之中对所需频率的信号进行相位取样。合成信号的频率取决于一个信号周期内相位采样的数量。参考源的相位噪声决定了合成信号的频率稳定度。由于参考震荡相位噪声很低,因此合成信号的频率稳定度高[6]。
(2) 频率分辨率高文献综述
直接数字合成信号的输出频率为:fo = fc×K/2N,当频率控制字K取1时,它的最小频率增量为:∆fomin=fc/2N,其中N为相位累加器的位数,当fc固定时,只要N取足够大,理论上可以获得很高的频率分辨率,而传统的频率合成技术要实现这样的频率分辨率基本上是不可能的。
(3) 频率切换时间短
由于DDS的相位序列在时间上是离散的,因此它的频率转换可以近似认为是即时的,如果频率控制字K发生改变,那么就需要经过一个时钟周期之后才能按照新的相位增量增加因此DDS系统的频率切换时间等于时钟周期,即Tc=1/fc。由此可见,假如提高时钟频率,那么频率切换时间将进一步缩短,但不能无限缩短,极限值是门电路的延迟时间。如今,专用DDS芯片的频率切换时间可达10ns,这是以往的频率合成技术所无法实现的。
(4) 相位变化连续
通过改变频率控制字K的大小,可以改变每次的相位增量,从而改变输出频率的大小。把频率控制字由K1改为K2时,实际上就是在已累积的相位nK1δ之上,每次再累加K2δ,累加器输出的相位函数曲线是连续的,只是在频率改变的瞬间其斜率突然发生了变化,因而输出信号的相位保持了连续性。很多应用场合要求频率合成器的相位连续,因此这种特性非常有用。
(5) 易于实现各种数字调制来-自~优+尔=论.文,网www.youerw.com +QQ752018766-
由于合成信号的幅度、频率和相位都是由数字信号控制的,所以合成信号的相位可以通过预置相位累加器的初始值来控制。通过控制合成信号的相位,很容易就可以灵活的实现高精度的数字调制信号,如AM、PSK、FSK等,而且容易实现高精度的正交调制。
(6) 集成度高
除了滤波器和数模转换器(DAC),直接数字频率合成器中所有的部件都属于
数字信号处理部件,因此易于集成,功耗低,体积小,重量轻。但是,由于DDS 的全数字结构,也给其带来了两个比较明显的缺点:
(1)输出信号的杂散比较大;
(2)输出信号的带宽受到限制。
VHDL+FPGA的DDS仿真与设计(4):http://www.youerw.com/zidonghua/lunwen_92336.html