利用基-4算法并行度高的特点，每一级蝶型单元都采用并行结构。我们将输入FPGA的一路高速ADC输出数据，经过缓冲分配分为四路并行的低速数据，将有利于基-4算法的并行处理，同时大大降低对即GA内部时钟的要求。每次处理的1024点数据被分成4路，每路256个数据，经过适当的倒序，每个时钟向蝶形运算单元输入4个数据同时运算，就能并行处理4路数据。各蝶形单元按流水方式工作，经过初始数据加载，每个时钟周期有4个数据输入FFT处理器中进行运算，同时有4个计算好的数据并行输出，每一级蝶形运算单元对一个序列的1024点数据进行了1024／4=256次运算。FFT运算之后的数据并行输出，经过求模，送人信号检测单元进行CFAR检测，并求出频率、相位、幅度参数，实现对雷达参数的快速检测。
  基—4蝶形运算单元
基—4FFT算法原理
整序后可得综上得它的基本运算有三部：
(1)做X(n)的
(2)将 乘旋转因子 后做4点的 (变量为 )，得到
(3)由于 的变量是 在前， 在后，是基4倒位序的序列，因此，将其变量整序后得到正常顺序输出的序列 。
4.2.3 旋转因子   的性质
5  串并行FFT在信道化滤波器上的应用
信道化滤波器包含有D个子滤波器如图所示这D个子滤波器有一共同的输入信号S(n)和D个输出信号每个子滤波器对应一个通道处理 信道化滤波器的功能是将宽带信号S(n)均匀分成个子频带信号输出其中子频带信号带宽下降了倍因此后端可进行D下抽样这D个子带合并起来构成S(n)信号带宽的全集因此基于信道化滤波器的信道化接收机为全概率信号接收机.

 
信道化滤波器的主要技术指标为信道数D和信道间的动态范围 在信道化滤波器中各个子滤波器的幅频特性曲线形状相同如图3所示可由中心频率为W。的带通滤波器进行频域周期延拓而得因此中心频率为W。的带通滤波器的性能是信道化滤波器性能的基础这个带通滤波器的带宽决定了带内信道数D过渡带宽则影响了信道间的动态范围。
信道化滤波器需要完成D个高阶滤波器的功能这D个高阶滤波器具有完备的关联性基于多相结构的信道化滤波器高效算法可充分利用这种关联性和多相滤波器的优点有效地降低运算量提高运算效率其中基于多相低通结构的算法已有成熟的理论推导和数学模型，但该算法依然难以硬件实现，从而提出一种基于多相带通结构的信道化滤波器高效算法。
设hBP（n）为中心频率最高的带通滤波器根据各子滤波器的频谱关系第k通道的滤波器
 
按照带通采样定理经以上滤波器带通滤波后的信号可进行2D下抽样第k通道处理的原理如图所示:
 
则第k通道的输出信号yk（m）为：
定义Sp（m）=S（mD-p），hp（m）=hBP（mD+p）
基于多相带通结构的信道化滤波器算法的数学模型
与基于多相低通结构的信道化滤波器数学模型相比在傅里叶变换之前部分基于多相带通结构的信道化滤波器算法将复数运算全部集中在了多相滤波hk（m） 环节当中有效地降低了运算量和消耗的硬件资源在傅里叶变换部分基于多相带通结构的信道化滤波器算法模型中的IDFT采用了FPGA和DSP分级实现方式有效地降低了的存储器资源要求其缺点是数字滤波器设计更复杂中心频率变化实时调整时难度较大。
6  串并行FFT的实现原理      
6.1 4*64点串并行算法分析
  已知离散傅里叶变换的表达式是：
                           X（k）= MATLAB一种串并行FFT的实现方法仿真+文献综述(6):http://www.youerw.com/tongxin/lunwen_3614.html