会用于产生高精度、高稳定移频信号源。系统应用N+1冗余设计。产生故障时，将会通过FBJ的接点转到“＋1”FS。图2.1为发送器的原理框图。

 发送器原理框图

同一个载频编码的条件、低频编码条件源，将会以反码方式各自发送至两套微处理器CPU1、CPU2内，CPU1操纵“移频发生器”将会形成以低频控制信号Fc移频信号。由CPU1、CPU2进行移频以键控信号FSK形式的频率检测。假若检测结果与规定相符合，就能产生控制输出的信号，经过“控制与门”会使“FSK”信号送达到“滤波”枢纽中，方波将会变成为正弦波。功放输出的FSK信号，送到不同的2个CPU检查功出具体电压。2个CPU会对FSK信号低频、载频与幅度特征检查与要求相符，则发送报警继电器FBJ励磁，并会使经过功率放大后的FSK信号输出到轨道。若当发送输出端短路，经过检查让“控制与门”有10S关闭。

1) 微处理器、可编程逻辑器件及作用源-自/优尔+文,论`文'网]www.youerw.com

①　采取双CPU、双软件、双套的检测电路、闭环检查。

②　CPU采用的是80C196，CPU1控制产生移频信号。CPU1、CPU2担负移频输出信号的低频、载频和幅度特征检测等功能。

③　FPGA可编程逻辑器件是由它构成移频发生器，并行I/O扩展接口、频率计数器等。

2) 低频和载频编码条件的读取

低频与载频编码条件读取时，为消除配线的干扰采用“功率型”电路。考虑到“故障－安全”原则，应该将24V直流电源变换成交流，呈现动态检测方式，并将外部编码控制电路和CPU等数字电路做有效隔离